M-PSK модулятор основной полосы частот

Модулировать с помощью М-арной фазовой манипуляции

Библиотека:
Набор средств связи/модуляция/цифровая модуляция основной полосы частот/PM
Коммуникационный инструментарий Поддержка HDL/Модуляция/PM

Описание

M-PSK модулятор основной полосы частот модулирует входной сигнал с использованием M-ary фазовой манипуляции (PSK) и возвращает комплексный выходной сигнал основной полосы частот. Порядок модуляции M, который эквивалентен количеству точек в созвездии сигналов, определяется параметром M-ary числа. Блок принимает скалярные или столбчатые векторные входные сигналы.

Порты

Вход

развернуть все

`Port_1` - Входной сигнал
скаляр | вектор

Укажите входной сигнал как целочисленный скаляр, целочисленный вектор или двоичный вектор.

Если тип ввода - Integer, укажите элементы входного сигнала в виде целых чисел от 0 до M - 1.
Если тип ввода - Bit, укажите входной сигнал как двоичный вектор, в котором число элементов является целым числом, кратным битам на символ. Биты на символ равны _log2 (M).

Продукция

развернуть все

`Port_1` - Выходной сигнал
скаляр | вектор

Выходной сигнал, возвращаемый как комплексный скаляр или вектор. Выходной сигнал является комплексным представлением модулирующего сигнала, модулированного PSK.

Типы данных: single | double | fixed point

Параметры

развернуть все

`M-ary number` - Порядок модуляции совокупности PSK
`8` (по умолчанию) | скаляр

Укажите порядок модуляции как положительную целочисленную степень, равную двум.

Пример: 2 | 16

`Input type` - Тип входного сигнала
`Integer` (по умолчанию) | `Bit`

Укажите элементы входного сигнала как целые числа или биты. Если тип ввода - Bitчисло выборок на кадр должно быть целым числом, кратным количеству битов на символ. Число битов на символ равно _log2 (M).

`Constellation ordering` - Отображение символов
`Gray` (по умолчанию) | `Binary` | `User-defined`

Укажите способ сопоставления целого числа или группы битов _log2 (M) с соответствующим символом.

Если для параметра Constellation ordering установлено значение Grayвходной сигнал отображается на выходные символы с использованием кодированной Греем комбинации сигналов.
Если для параметра Constellation ordering установлено значение Binary, модулированный символ exp (jstart+ j2ām/M), где λ - фазовый сдвиг в радианах, m - целочисленный входной сигнал, так что 0 ≤ m ≤ M - 1, а M - порядок модуляции.
Когда порядок созвездия равен User-defined, укажите вектор размера M, который имеет уникальные целочисленные значения в диапазоне [0, M-1]. Первый элемент этого вектора соответствует точке созвездия, имеющей значение ^ej, с последующими элементами, работающими против часовой стрелки.

Пример: [0 3 2 1]

`Constellation mapping` - Пользовательское сопоставление символов
`[0:7]` (по умолчанию) | вектор

Укажите порядок сопоставления входных целых чисел с выходными целыми числами. Параметр доступен, если порядок созвездия равен User-defined, и должен быть вектором строки или столбца размера M, имеющим уникальные целочисленные значения в диапазоне [0, M-1].

Первый элемент этого вектора соответствует точке созвездия при 0 + угле фазового смещения, при этом последующие элементы идут против часовой стрелки. Последний элемент соответствует точке объединения -2π/M + Фазовое смещение.

`Phase offset (rad)` - Фазовое смещение в радианах
`pi/8` (по умолчанию) | скаляр

Задайте в радианах фазовое смещение начального созвездия как действительный скаляр.

Пример: pi/4

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Укажите тип данных модулированного выходного сигнала. Установите для этого параметра одну из опций фиксированной точки или <data type expression> для включения параметров, в которых указываются дополнительные сведения. Задайте для этого параметра значение Inherit via back propagationдля сопоставления типа выходных данных и масштабирования со следующим блоком в модели.

Примеры модели

Модулировать и демодулировать сигнал 8-PSK

Используйте кнопку Открыть модель (Open model), чтобы открыть doc_8psk_model модель. Модель генерирует сигнал 8-PSK, применяет белый шум, отображает результирующую диаграмму созвездия и вычисляет статистику ошибок.

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point^[a]^[b]` \| `integer` \| `single`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
^[a] ufix (1) на входе, если «тип ввода» установлен в «бит». ufix (ceil (log2 (M))) на входе, если «тип входа» установлен в «целое число» для M-арной модуляции. ^[b] Выходы с фиксированной точкой должны быть подписаны.

Совет

Блок основной полосы частот модулятора M-PSK обеспечивает возможность визуализации сигнальной совокупности из блочной маски. Нажатие кнопки «Показать созвездие» позволяет визуализировать сигнальное созвездие для заданных параметров блока.

Алгоритмы

Блок выводит сигнал основной полосы частот, отображая входные биты или целые числа на комплексные символы в соответствии со следующим:

$_{sn} (t) = \exp \frac{(jδ}{(} 2n + 1M)); n\in{0,1,$ ..., M − 1}.

Это применимо, когда используется естественный двоичный порядок. Другим распространенным отображением является кодирование Грея, которое имеет то преимущество, что только один бит изменяется между соседними точками созвездия. Это приводит к лучшей производительности частоты битовых ошибок. Для 8-PSK модуляции с серым кодированием показано отображение между входным и выходным символами.

Вход	Продукция
0	0 (000)
1	1 (001)
2	3 (011)
3	2 (010)
4	6 (110)
5	7 (111)
6	5 (101)
7	4 (100)

Ниже приведена соответствующая диаграмма созвездия.

Когда входной сигнал состоит из битов, блок принимает двоичные входы, которые представляют целые числа. Блок собирает сигналы с двоичным значением в группы битов _log2 (M).

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

См. также

M-DPSK модулятор основной полосы частот | Базовая полоса демодулятора M-PSK

Темы

Представлен до R2006a

Документация

M-PSK модулятор основной полосы частот

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр | вектор

Продукция

`Port_1` - Выходной сигнал
скаляр | вектор

Параметры

`M-ary number` - Порядок модуляции совокупности PSK
`8` (по умолчанию) | скаляр

`Input type` - Тип входного сигнала
`Integer` (по умолчанию) | `Bit`

`Constellation ordering` - Отображение символов
`Gray` (по умолчанию) | `Binary` | `User-defined`

`Constellation mapping` - Пользовательское сопоставление символов
`[0:7]` (по умолчанию) | вектор

`Phase offset (rad)` - Фазовое смещение в радианах
`pi/8` (по умолчанию) | скаляр

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Примеры модели

Модулировать и демодулировать сигнал 8-PSK

Характеристики блока

Совет

Алгоритмы

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Темы

Документация по инструментам связи

Поддержка

Документация

M-PSK модулятор основной полосы частот

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр | вектор

Продукция

Port_1 - Выходной сигнал скаляр | вектор

Параметры

M-ary number - Порядок модуляции совокупности PSK 8 (по умолчанию) | скаляр

Input type - Тип входного сигнала Integer (по умолчанию) | Bit

Constellation ordering - Отображение символов Gray (по умолчанию) | Binary | User-defined

Constellation mapping - Пользовательское сопоставление символов [0:7] (по умолчанию) | вектор

Phase offset (rad) - Фазовое смещение в радианах pi/8 (по умолчанию) | скаляр

Output data type - Тип выходных данных double (по умолчанию) | single | Inherit via back propagation | fixdt(1,16) | fixdt(1,16,0) | <data type expression>

Примеры модели

Модулировать и демодулировать сигнал 8-PSK

Характеристики блока

Совет

Алгоритмы

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Темы

Документация по инструментам связи

Поддержка

`Port_1` - Входной сигнал
скаляр | вектор

`Port_1` - Выходной сигнал
скаляр | вектор

`M-ary number` - Порядок модуляции совокупности PSK
`8` (по умолчанию) | скаляр

`Input type` - Тип входного сигнала
`Integer` (по умолчанию) | `Bit`

`Constellation ordering` - Отображение символов
`Gray` (по умолчанию) | `Binary` | `User-defined`

`Constellation mapping` - Пользовательское сопоставление символов
`[0:7]` (по умолчанию) | вектор

`Phase offset (rad)` - Фазовое смещение в радианах
`pi/8` (по умолчанию) | скаляр

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.