Exponenta Banner
exponenta event banner

Использование глубокого обучения на битовых потоках FPGA

Аппаратные пакеты поддержки Deep Learning HDL Toolbox™ предоставляют битовые потоки, которые можно использовать для развертывания различных сетей глубокого обучения на целевой платформе.

В этой таблице показано сопоставление между целевыми платами, типами данных и именами битовых потоков.

Целевая платаТип данныхИмя битового потока

Xilinx ® Zynq ® -7000 ZC706

single'zc706_single'

Ксилинкс Zynq-7000 ZC706

int8'zc706_int8'

Ксилинкс Зынк UltraScale™ ZCU102

single'zcu102_single'

Xilinx Zynq UltraScale ZCU102

int8'zcu102_int8'

Комплект для разработки Intel ® Arria ® 10 SoC

single'arria10soc_single'

Комплект для разработки Intel Arria 10 SoC

int8'arria10soc_int8'

Пример использования этих имен битовых потоков и развертывания сети при выполнении рабочего процесса см. в разделе Прототип сетей глубокого обучения на FPGA и SoC Workflow.

Документация по инструментам глубокого обучения HDL

Поддержка