Можно задать уникальные последовательные, распределенные арифметические или параллельные архитектуры для каждой ступени каскадных фильтров. Эти опции приводят к зонально эффективным реализациям каскадных фильтров, включая объекты Digital Down Converter (DDC) и Digital Up Converter (DUC). Эту функцию можно использовать только с интерфейсом командной строки (generatehdl). При использовании диалогового окна Генерировать ЛПВП (Generate HDL) каждый этап каскада использует одни и те же параметры архитектуры.
Можно передать массив значений ячейки в SerialPartition, DALUTPartition, и DARadix свойства, причем каждый элемент соответствует соответствующей стадии. Чтобы пропустить соответствующую спецификацию для рабочей области, укажите значение этого свойства по умолчанию. При задании размера раздела -1кодер реализует параллельную архитектуру для этого этапа.
| Собственность | Значение по умолчанию |
|---|---|
SerialPartition | –1 |
DALUTPartition | –1 |
DARadix | 2 |
При создании каскадного фильтра программа Filter Design HDL Coder™ выполняет следующие действия.
Генерирует код для каждого этапа в соответствии с выводимой архитектурой.
Генерирует контроллер синхронизации на верхнем уровне. Этот контроллер затем создает тактовые импульсы для модуля на каждом этапе, что соответствует скорости и коэффициенту складывания этого модуля.
Совет
Используйте hdlfilterserialinfo функция для отображения эффективной длины фильтра и опций разбиения для каждой ступени фильтра каскада.
Примеры см. в разделе