exponenta event banner

bitcmp

Побитовое дополнение

Описание

пример

cmp = bitcmp(A) возвращает битовое дополнение A.

пример

cmp = bitcmp(A,assumedtype) предполагает, что A является assumedtype.

Примеры

свернуть все

A = int8(-11);
cmp = bitcmp(A)
cmp = int8
    10

Операцию дополнения можно увидеть, если числа отображаются в двоичном формате.

original = bitget(A,8:-1:1)
original = 1x8 int8 row vector

   1   1   1   1   0   1   0   1

complement = bitget(bitcmp(A),8:-1:1)
complement = 1x8 int8 row vector

   0   0   0   0   1   0   1   0

cmp = bitcmp(64,'uint8')
cmp = 191
maxint = intmax('uint8') - 64
maxint = uint8
    191

Дополнение беззнакового целого числа равно самому себе, вычитаемому из максимального целого числа его типа данных.

Входные аргументы

свернуть все

Входное значение, указанное как целочисленный массив со знаком, целочисленный массив без знака или двойной массив.

  • Если A является двойным массивом, и assumedtype не указан, то MATLAB ® обрабатываетA как беззнаковое 64-битное целое число.

  • Если assumedtype указывается, то все элементы в A должны иметь целочисленные значения в диапазоне assumedtype.

Типы данных: double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64

Предполагаемый тип данных A, указано как 'uint64', 'uint32', 'uint16', 'uint8', 'int64', 'int32', 'int16', или 'int8'.

  • Если A является двойным массивом, то assumedtype может указать любой допустимый тип целого числа, но по умолчанию 'uint64'.

  • Если A является массивом целочисленного типа, то assumedtype необходимо указать тот же самый тип целого числа.

Типы данных: char | string

Выходные аргументы

свернуть все

Битовое дополнение, возвращаемое как целочисленный массив со знаком, целочисленный массив без знака или двойной массив. cmp имеет тот же размер и тип, что и A.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью MATLAB ® Coder™

.

Создание кода графического процессора
Создание кода CUDA ® для графических процессоров NVIDIA ® с помощью Coder™ графических процессоров

.

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

| | | | | |

Представлен до R2006a