Используйте RF- Toolbox™ для импорта S-параметров N-порта, представляющих высокоскоростные каналы объединительной платы, и преобразует S-параметры 16-порта в S-параметры 4-порта для моделирования каналов и перекрестных помех между каналами.

Используйте радиочастотные Toolbox™ для моделирования дифференциального высокоскоростного канала объединительной платы с использованием рациональных функций. Этот тип модели полезен для инженеров по обеспечению целостности сигналов, целью которых является надежное соединение высокоскоростных полупроводниковых устройств с, например, последовательными потоками данных с несколькими Гбит/с через объединительные платы и печатные платы.

Используйте функции RF Toolbox™ для вычисления TDR (рефлектометрия временной области) и TDT (передача временной области) дифференциального высокоскоростного канала объединительной платы.

Используйте Simulink ® для моделирования дифференциального высокоскоростного канала объединительной платы. В примере сначала считывается файл данных Touchstone ®, который содержит однополюсные 4-портовые S-параметры для дифференциальной высокоскоростной объединительной платы и преобразует их в 2-портовые дифференциальные S-параметры. Он вычисляет передаточную функцию дифференциальной схемы и использует rationalfit функция для подгонки рациональной функции замкнутой формы к передаточной функции схемы. Затем пример преобразует полюса и остатки объекта рациональной функции в числители и знаменатели передаточных функций S-Domain преобразования Лапласа, которые он использует для построения модели Simulink объекта рациональной функции.

Используйте функции RF Toolbox™ для создания модуля Verilog-A, который моделирует высокоуровневое поведение высокоскоростной объединительной платы. Сначала он считывает однополюсные 4-портовые S-параметры для дифференциальной высокоскоростной объединительной платы и преобразует их в 2-портовые дифференциальные S-параметры. Затем он вычисляет передаточную функцию дифференциальной схемы и подгоняет рациональную функцию к передаточной функции. Далее в примере экспортируется модуль Verilog-A, описывающий модель. Наконец, в нем отображается отклик на шаг блока генерируемого модуля Verilog-A в инструменте моделирования цепи стороннего производителя.