Бит-клир

Установить указанный бит сохраненного целого числа в ноль

Библиотека:
Операции Simulink/Logic и Bit
Кодер HDL/логические и битовые операции

Описание

Блок очистки бита устанавливает заданный бит, заданный его индексом, сохраненного целого числа в ноль. Масштабирование игнорируется.

С помощью параметра Index of bit (Индекс бита) можно задать бит, который должен быть равен нулю, где бит ноль - это младший разряд.

Порты

Блок очистки битов поддерживает целочисленные, фиксированные и логические типы данных Simulink ®. Блок не поддерживает истинные типы данных с плавающей запятой или перечисляемые типы данных.

Вход

развернуть все

`Port_1` - Входной сигнал
скаляр или вектор

Входной сигнал представляет собой заданный бит сохраненного целого числа.

Типы данных: single | double | Boolean | fixed point

Продукция

развернуть все

`Port_1` - Выходной сигнал
скаляр или вектор

Выход состоит из указанного бита, установленного равным нулю.

Параметры

развернуть все

`Index of bit` - Индекс разряда
0 (по умолчанию) | скаляр или вектор

Индекс бита, где бит 0 - младший бит.

Программное использование

Параметр блока: iBit

Тип: скаляр или вектор

Значения: {«0»}

По умолчанию: «0»

Примеры модели

Использование блока очистки битов

Если для бита 2 включен блок сброса битов, бит 2 устанавливается в 0.

Открыть сценарий в реальном времени

Характеристики блока

Типы данных	`Boolean^[a]` \| `fixed point` \| `integer`
Прямой проход	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулей	`no`
^[a] Битовые операции не рекомендуется использовать с логическими сигналами.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Битовый набор | Побитовый оператор | Повернуть бит (кодер HDL) | Bit Shift (кодер HDL)

Представлен до R2006a

Документация

Бит-клир

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр или вектор

Продукция

`Port_1` - Выходной сигнал
скаляр или вектор

Параметры

`Index of bit` - Индекс разряда
0 (по умолчанию) | скаляр или вектор

Программное использование

Примеры модели

Использование блока очистки битов

Характеристики блока

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

Документация

Бит-клир

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр или вектор

Продукция

Port_1 - Выходной сигнал скаляр или вектор

Параметры

Index of bit - Индекс разряда 0 (по умолчанию) | скаляр или вектор

Программное использование

Примеры модели

Использование блока очистки битов

Характеристики блока

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр или вектор

`Port_1` - Выходной сигнал
скаляр или вектор

`Index of bit` - Индекс разряда
0 (по умолчанию) | скаляр или вектор

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.