Мертвая зона

Обеспечить область нулевого выхода

Библиотека:
Симулинк/разрывы
Кодер HDL/Прерывание работы

Описание

Блок мертвой зоны генерирует нулевой выходной сигнал в пределах указанной области, называемой ее мертвой зоной. Указывается нижний предел (LL) и верхний предел (UL) мертвой зоны как Начало мертвой зоны и Конец параметров мертвой зоны. Блочный выход зависит от входа (U) и значения для нижнего и верхнего пределов.

Вход	Продукция
`U >= LL` и `U <= UL`	Ноль
`U > UL`	`U` – `UL`
`U < LL`	`U` – `LL`

Порты

Вход

развернуть все

`Port_1` - Входной сигнал
скаляр | вектор

Входной сигнал в алгоритм мертвой зоны.

Продукция

развернуть все

`Port_1` - Выходной сигнал
скаляр | вектор

Выходной сигнал после алгоритма мертвой зоны подается на входной сигнал.

Параметры

развернуть все

`Start of dead zone` - Укажите нижнюю границу мертвой зоны
`'-0.5'` (по умолчанию) | скаляр | вектор

Укажите нижний предел мертвой зоны. Установите значение начала мертвой зоны меньше или равно концу мертвой зоны. Если входное значение меньше начала мертвой зоны, то блок сдвигает выходное значение вниз на начало мертвой зоны.

Программное использование

Параметр блока: LowerValue

Текст: символьный вектор

Значение: скаляр или вектор, меньший или равный UpperValue.

По умолчанию: '-0.5'

`End of dead zone` - Указать верхний предел мертвой зоны
`'0.5'` (по умолчанию) | скаляр | вектор

Укажите верхний предел мертвой зоны. Установите значение параметра Конец мертвой зоны больше или равно Началу мертвой зоны. Если входное значение больше, чем End of dead zone, то блок сдвигает выходное значение вниз на End of dead zone.

Программное использование

Параметр блока: UpperValue

Текст: символьный вектор

Значение: скаляр или вектор больше или равен LowerValue.

По умолчанию: '0.5'

`Saturate on integer overflow` - Выберите поведение при переполнении целых чисел
`off` (по умолчанию) | `on`

Действие Причины принятия этого решения Что происходит при переполнении Пример

Действие	Причины принятия этого решения	Что происходит при переполнении	Пример
Установите этот флажок.	Возможно переполнение модели, и требуется явная защита от насыщения в сгенерированном коде.	Переполнения насыщаются минимальным или максимальным значением, которое может представлять тип данных.	Максимальное значение, `int8` (со знаком, 8-разрядное целое число) может представлять тип данных 127. Любой результат операции блока, превышающий это максимальное значение, вызывает переполнение 8-разрядного целого числа. Если флажок установлен, выходной сигнал блока насыщается на уровне 127. Аналогично, блочный выход насыщается при минимальном выходном значении -128.
Не устанавливайте этот флажок.	Требуется оптимизировать эффективность созданного кода. Необходимо избегать чрезмерного указания того, как блок обрабатывает сигналы вне диапазона. Дополнительные сведения см. в разделе Устранение ошибок диапазона сигналов.	Переполнение до соответствующего значения, представляемого типом данных.	Максимальное значение, `int8` (со знаком, 8-разрядное целое число) может представлять тип данных 127. Любой результат операции блока, превышающий это максимальное значение, вызывает переполнение 8-разрядного целого числа. Если флажок снят, программное обеспечение интерпретирует значение, вызывающее переполнение, как `int8`, что может привести к непреднамеренному результату. Например, результат блока 130 (двоичный 1000 0010), выраженный как `int8`, составляет -126.

Установите этот флажок.

Возможно переполнение модели, и требуется явная защита от насыщения в сгенерированном коде.

Переполнения насыщаются минимальным или максимальным значением, которое может представлять тип данных.

Максимальное значение, int8 (со знаком, 8-разрядное целое число) может представлять тип данных 127. Любой результат операции блока, превышающий это максимальное значение, вызывает переполнение 8-разрядного целого числа. Если флажок установлен, выходной сигнал блока насыщается на уровне 127. Аналогично, блочный выход насыщается при минимальном выходном значении -128.

Не устанавливайте этот флажок.

Требуется оптимизировать эффективность созданного кода.

Необходимо избегать чрезмерного указания того, как блок обрабатывает сигналы вне диапазона. Дополнительные сведения см. в разделе Устранение ошибок диапазона сигналов.

Переполнение до соответствующего значения, представляемого типом данных.

Максимальное значение, int8 (со знаком, 8-разрядное целое число) может представлять тип данных 127. Любой результат операции блока, превышающий это максимальное значение, вызывает переполнение 8-разрядного целого числа. Если флажок снят, программное обеспечение интерпретирует значение, вызывающее переполнение, как int8, что может привести к непреднамеренному результату. Например, результат блока 130 (двоичный 1000 0010), выраженный как int8, составляет -126.

Если этот флажок установлен, насыщение применяется ко всем внутренним операциям блока, а не только к выводу или результату. Обычно процесс генерации кода может обнаруживать, когда переполнение невозможно. В этом случае генератор кода не создает код насыщения.

Программное использование

Параметр блока: DoSatur

Текст: символьный вектор

Значение: 'off' | 'on'

По умолчанию: 'off'

`Treat as gain when linearizing` - Укажите значение коэффициента усиления
`On` (по умолчанию) | boolean

Команды линеаризации в программном обеспечении Simulink ® рассматривают этот блок как усиление в пространстве состояний. Установите этот флажок, чтобы команды рассматривали коэффициент усиления как 1. Снимите флажок, чтобы команды обрабатывали коэффициент усиления как 0.

Программное использование

Параметр блока: LinearizeAsGain

Текст: символьный вектор

Значение: 'off' | 'on'

По умолчанию: 'on'

`Enable zero-crossing detection` - Включить обнаружение пересечения нулей
`on` (по умолчанию) | Логическое значение

Выберите этот параметр, чтобы включить обнаружение пересечения нулей. Дополнительные сведения см. в разделе Обнаружение пересечения нулей.

Программное использование

Параметр блока: ZeroCross

Тип: символьный вектор, строка

Значения: 'off' | 'on'

По умолчанию: 'on'

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Укажите время выборки в качестве значения, отличного от -1. Дополнительные сведения см. в разделе Указание времени образца.

Зависимости

Этот параметр не отображается, если для него явно не задано значение, отличное от -1. Дополнительные сведения см. в разделе Блоки, для которых образец времени не рекомендуется.

Программное использование

Параметр блока: SampleTime

Текст: символьный вектор

Значения: скаляр или вектор

По умолчанию: '-1'

Примеры модели

Просмотр выходных данных мертвых зон синусоидальной волны

Влияние блока Мертвая зона на синусоидальную волну.

Открыть модель

Характеристики блока

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямой проход	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулей	`yes`

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Обратная реакция | Динамическая зона нечувствительности

Представлен до R2006a

Документация

Мертвая зона

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр | вектор

Продукция

`Port_1` - Выходной сигнал
скаляр | вектор

Параметры

`Start of dead zone` - Укажите нижнюю границу мертвой зоны
`'-0.5'` (по умолчанию) | скаляр | вектор

Программное использование

`End of dead zone` - Указать верхний предел мертвой зоны
`'0.5'` (по умолчанию) | скаляр | вектор

Программное использование

`Saturate on integer overflow` - Выберите поведение при переполнении целых чисел
`off` (по умолчанию) | `on`

Программное использование

`Treat as gain when linearizing` - Укажите значение коэффициента усиления
`On` (по умолчанию) | boolean

Программное использование

`Enable zero-crossing detection` - Включить обнаружение пересечения нулей
`on` (по умолчанию) | Логическое значение

Программное использование

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Зависимости

Программное использование

Примеры модели

Просмотр выходных данных мертвых зон синусоидальной волны

Характеристики блока

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

Документация

Мертвая зона

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр | вектор

Продукция

Port_1 - Выходной сигнал скаляр | вектор

Параметры

Start of dead zone - Укажите нижнюю границу мертвой зоны '-0.5' (по умолчанию) | скаляр | вектор

Программное использование

End of dead zone - Указать верхний предел мертвой зоны '0.5' (по умолчанию) | скаляр | вектор

Программное использование

Saturate on integer overflow - Выберите поведение при переполнении целых чисел off (по умолчанию) | on

Программное использование

Treat as gain when linearizing - Укажите значение коэффициента усиления On (по умолчанию) | boolean

Программное использование

Enable zero-crossing detection - Включить обнаружение пересечения нулей on (по умолчанию) | Логическое значение

Программное использование

Sample time - Укажите время выборки в качестве значения, отличного от -1 -1 (по умолчанию) | скаляр | вектор

Зависимости

Программное использование

Примеры модели

Просмотр выходных данных мертвых зон синусоидальной волны

Характеристики блока

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр | вектор

`Port_1` - Выходной сигнал
скаляр | вектор

`Start of dead zone` - Укажите нижнюю границу мертвой зоны
`'-0.5'` (по умолчанию) | скаляр | вектор

`End of dead zone` - Указать верхний предел мертвой зоны
`'0.5'` (по умолчанию) | скаляр | вектор

`Saturate on integer overflow` - Выберите поведение при переполнении целых чисел
`off` (по умолчанию) | `on`

`Treat as gain when linearizing` - Укажите значение коэффициента усиления
`On` (по умолчанию) | boolean

`Enable zero-crossing detection` - Включить обнаружение пересечения нулей
`on` (по умолчанию) | Логическое значение

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.