.
HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.
Архитектура HDLЭтот блок имеет единую архитектуру HDL по умолчанию.
Свойства блока HDL| Общая информация |
|---|
| ConstrainedOutputPipeline | Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: 0. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
|
| InputPipeline | Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: 0. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
|
| OutputPipeline | Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: 0. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).
|
| Собственная плавающая точка |
|---|
| LatencyStrategy | Укажите, следует ли сопоставлять блоки в проекте inherit, Max, Min, Zero, или Custom для оператора с плавающей запятой. Значение по умолчанию: inherit. См. также LatencyStrategy (кодер HDL).
|
| NFPCustomLatency | Чтобы задать значение, задайте для параметра LatencyStrategy значение Custom. Кодер HDL добавляет задержку, равную значению, указанному для параметра NFPCustomLatency. См. также NFPCustomLatency (кодер HDL).
|
Комплексная поддержка данныхЭтот блок поддерживает генерацию кода для сложных сигналов.
.
