В этом примере показано, как найти недопустимое свойство с помощью анализа проверки свойств Simulink Design Verifier. Он пытается доказать, что, когда сумма текущих и шести предыдущих входных значений больше 6, выходной сигнал равен 2. В этом случае свойство является недопустимым, поскольку одно большое входное значение (например, 255) приводит к тому, что сумма превышает 6. Simulink Design Verifier создает контрпример, демонстрирующий нарушение.
open_system('sldvdemo_debounce_falseprop');
