exponenta event banner

Моделирование требований

Моделирование и проверка проектных требований с помощью проверки свойств

Блоки

Допущение доказательстваОграничение значений сигналов при проверке свойств модели
Цель доказательстваОпределение целей, которым должны удовлетворять сигналы при проверке свойств модели
УтверждениеПроверьте, равен ли сигнал нулю
ДатчикОпределение истинной длительности на входе и построение истинной длительности вывода на основе типа вывода
РасширительУвеличить истинную продолжительность ввода
ПодразумеваетУкажите условие, которое вызывает определенный ответ
Внутри подразумеваетПроверка наличия ответа в течение требуемой продолжительности
Подсистема проверкиОпределение целей проверки или тестирования без влияния на результаты моделирования или сгенерированный код

Функции

sldv.assumeФункция подтверждения допущений для диаграмм статофлоу и функциональных блоков MATLAB
sldv.proveЦелевая функция проверки для диаграмм статофлоу и функциональных блоков MATLAB
sldvextractИзвлечение содержимого подсистемы или вложенной диаграммы в новую модель для анализа
sldvoptionsСоздать объект параметров проверки проекта
sldvrunАнализ модели
sldvreportСоздать отчет о проверке проекта Simulink

Темы

Что доказывает собственность?

Краткий обзор свойств проверки.

Рабочий процесс для проверки свойств модели

Описывает процесс проверки свойств модели.

Доказать свойства в модели

Пример проверки свойств модели.

Доказать свойства системного уровня с помощью модели проверки

Пример использования модели проверки для подтверждения свойств системного уровня.

Доказать свойства в подсистеме

Объясняет, как доказать свойства в подсистеме.

Отладка проверки нарушений свойств с помощью среза модели

Отладка свойств, подтверждающих нарушения, с помощью средства среза модели

Проектирование и проверка свойств в модели

Можно использовать Simulink ® Design Verifier™ для моделирования требований к конструкции в качестве свойств и последующего подтверждения свойств в модели .

Значения ограничений параметров

Обзор конфигурации параметров для анализа Simulink ® Design Verifier™.

Требования к модели

Библиотека блоков Simulink Design Verifier содержит подзаголовок «Свойства примера».

Определение значений ограничений для параметров

Пример указания параметров в качестве переменных для анализа.

Задание значений ограничения параметров для полного покрытия

Пример указания значений ограничений параметров для достижения полного покрытия модели.

Панель «Верификатор проекта»: проверка свойств

Укажите параметры, управляющие тем, как Simulink Design Verifier проверяет свойства анализируемых моделей.

Панель проверки проекта: Параметры

Укажите параметры, управляющие тем, как Simulink Design Verifier использует конфигурации параметров при анализе моделей.

Обзор результатов анализа

Просмотрите результаты анализа в  окне Сводка результатов Simulink Design Verifier.

Что такое модель спецификации?

Обзор модели спецификации и ее использования при проверке на основе требований.

Изолировать логику проверки с наблюдателями

Описывает поддержку наблюдателя для верификатора проекта simulink.

Характерные примеры