| Допущение доказательства | Ограничение значений сигналов при проверке свойств модели |
| Цель доказательства | Определение целей, которым должны удовлетворять сигналы при проверке свойств модели |
| Утверждение | Проверьте, равен ли сигнал нулю |
| Датчик | Определение истинной длительности на входе и построение истинной длительности вывода на основе типа вывода |
| Расширитель | Увеличить истинную продолжительность ввода |
| Подразумевает | Укажите условие, которое вызывает определенный ответ |
| Внутри подразумевает | Проверка наличия ответа в течение требуемой продолжительности |
| Подсистема проверки | Определение целей проверки или тестирования без влияния на результаты моделирования или сгенерированный код |
sldv.assume | Функция подтверждения допущений для диаграмм статофлоу и функциональных блоков MATLAB |
sldv.prove | Целевая функция проверки для диаграмм статофлоу и функциональных блоков MATLAB |
sldvextract | Извлечение содержимого подсистемы или вложенной диаграммы в новую модель для анализа |
sldvoptions | Создать объект параметров проверки проекта |
sldvrun | Анализ модели |
sldvreport | Создать отчет о проверке проекта Simulink |
Краткий обзор свойств проверки.
Рабочий процесс для проверки свойств модели
Описывает процесс проверки свойств модели.
Пример проверки свойств модели.
Доказать свойства системного уровня с помощью модели проверки
Пример использования модели проверки для подтверждения свойств системного уровня.
Доказать свойства в подсистеме
Объясняет, как доказать свойства в подсистеме.
Отладка проверки нарушений свойств с помощью среза модели
Отладка свойств, подтверждающих нарушения, с помощью средства среза модели
Проектирование и проверка свойств в модели
Можно использовать Simulink ® Design Verifier™ для моделирования требований к конструкции в качестве свойств и последующего подтверждения свойств в модели .
Значения ограничений параметров
Обзор конфигурации параметров для анализа Simulink ® Design Verifier™.
Библиотека блоков Simulink Design Verifier содержит подзаголовок «Свойства примера».
Определение значений ограничений для параметров
Пример указания параметров в качестве переменных для анализа.
Задание значений ограничения параметров для полного покрытия
Пример указания значений ограничений параметров для достижения полного покрытия модели.
Панель «Верификатор проекта»: проверка свойств
Укажите параметры, управляющие тем, как Simulink Design Verifier проверяет свойства анализируемых моделей.
Панель проверки проекта: Параметры
Укажите параметры, управляющие тем, как Simulink Design Verifier использует конфигурации параметров при анализе моделей.
Просмотрите результаты анализа в окне Сводка результатов Simulink Design Verifier.
Что такое модель спецификации?
Обзор модели спецификации и ее использования при проверке на основе требований.
Изолировать логику проверки с наблюдателями
Описывает поддержку наблюдателя для верификатора проекта simulink.