В этом примере показано, как использовать минимальное и максимальное значения входного порта в качестве ограничений анализа Simulink Design Verifier во время генерации теста и проверки свойств.

Эта модель предварительно настроена для создания тестов для покрытия принятия решений. Указанные минимальное и максимальное значения отображаются в квадратных скобках. Ограничения в этом примере препятствуют выполнению некоторых задач покрытия. При создании тестов без учета этих ограничений все цели покрытия удовлетворяются.

1. Минимальные и максимальные значения Input1 и Input2 фиксируются непосредственно на соответствующих атрибутах входного сигнала.

2. Минимальное и максимальное значения задаются для объектов Simulink.Signal, связанных с сигналами a и b. Simulink Design Verifier использует значения сигнального объекта в качестве ограничений. Когда задано несколько минимальных и максимальных значений, например, на входе и на объекте сигнала, Simulink Design Verifier рассматривает их наиболее плотный диапазон.

3. Simulink Design Verifier учитывает минимальный и максимальный предельные диапазоны, указанные в данных Stateflow, которые непосредственно подключены к портам ввода корневого уровня

4. При анализе подсистемы учитываются заданные минимальное и максимальное входные значения уровня корня подсистемы. Обратите внимание, что при создании тестов для подсистемы используются ограничения, указанные в SSIn, но они игнорируются при анализе на уровне системы.

open_system('sldvdemo_minmaxconstraints');