Таблица подстановки

Сопоставление пикселя ввода и пикселя вывода с помощью пользовательского правила

Библиотека:
Панель инструментов Vision HDL/преобразования

Описание

Блок «Таблица подстановки» предоставляет пользовательское сопоставление «один к одному» между значением входного пикселя и значением выходного пикселя.

Порты

Этот блок использует потоковый пиксельный интерфейс с pixelcontrol шина для сигналов управления кадрами. Этот интерфейс позволяет блоку работать независимо от размера и формата изображения. Все блоки Vision HDL Toolbox™ используют один и тот же потоковый интерфейс. Блок принимает и возвращает значение скалярного пикселя и шину, которая содержит пять управляющих сигналов. Сигналы управления указывают достоверность каждого пикселя и его местоположение в кадре. Чтобы преобразовать кадр (матрицу пикселей) в последовательный поток пикселей и управляющие сигналы, используйте блок «От кадра к пикселям». Полное описание интерфейса см. в разделе Потоковый пиксельный интерфейс.

Вход

развернуть все

`pixel` - Пикселы изображения
скаляр | вектор

Для потоковой передачи одного пикселя укажите пиксель как скалярное значение интенсивности или вектор строки значений числа компонентов. Для многопиксельной потоковой передачи укажите пиксель как вектор столбца со значениями интенсивности пикселя Число пикселей. Этот блок не поддерживает многопиксельную-многокомпонентную потоковую передачу.

Целочисленные типы данных и типы данных с фиксированной точкой, превышающие 16 бит, не поддерживаются.

double и single типы данных поддерживаются для моделирования, но не для генерации кода HDL.

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

pixelcontrol шина содержит пять сигналов. Сигналы описывают достоверность пикселя и его местоположение в кадре. Дополнительные сведения см. в разделе Шина управления пикселами.

Для многопиксельной потоковой передачи каждый вектор значений пикселей имеет один набор управляющих сигналов. Потому что вектор имеет только один valid , пикселы в векторе должны быть либо все допустимыми, либо все недопустимыми. hStart и vStart сигналы применяются к пикселю с самым низким индексом в векторе. hEnd и vEnd сигналы применяются к пикселю с самым высоким индексом в векторе.

Типы данных: bus

Продукция

развернуть все

`pixel` - Пиксель изображения
скаляр | вектор

Размеры выходного пикселя соответствуют размерам входного пикселя. Блок возвращает выходной пиксель в виде скаляра, вектора строки значений Number of components или вектора столбца значений Number of pixels.

Тип данных определяется параметром Table data.

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

Типы данных: bus

Параметры

развернуть все

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Сопоставление входного пикселя и выходного пикселя, заданного как вектор строки или столбца любого типа данных. Тип данных таблицы определяет тип данных выходного пикселя. Это отображение определяет соответствие один к одному между значением входного пикселя и значением выходного пикселя.

Длина вектора должна быть ^2WordLength, где WordLength - размер входного пикселя в битах. Блок таблицы подстановки не выполняет интерполяцию. Каждое входное значение должно иметь соответствующее выходное значение в таблице.
Наименьшее представляемое значение входного типа данных соответствует первому элементу таблицы, второе наименьшее значение соответствует второму элементу и т.д. Например, если входной пиксель имеет тип данных fixdt(0,3,1), входное значение 0 соответствует первому элементу таблицы, 0,5 соответствует второму элементу, 1 соответствует третьему элементу и так далее.

Когда входной пиксель является вектором, блок реплицирует таблицу поиска для каждого элемента вектора. В этом случае таблицы используют ячейки памяти VectorSize × ^2WordLength.

Пример: uint8(linspace(255,0,256))

Примеры модели

Вычислить отрицательное изображение

Создайте негатив изображения, просмотрев в таблице противоположные значения пикселов.

Алгоритмы

развернуть все

Время ожидания

Задержка блока таблицы подстановки составляет 2 цикла.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Этот блок поддерживает генерацию кода C/C + + для режимов ускорения ^Simulink ® и быстрого ускорения, а также для генерации компонентов DPI.

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
LUTRegisterResetType	Тип сброса выходного регистра таблицы подстановки. Выбрать `none` для синтеза таблицы поиска в ПЗУ, когда целью является FPGA. См. также LUTRegisterResetType (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Документация

Таблица подстановки

Описание

Порты

Вход

`pixel` - Пикселы изображения
скаляр | вектор

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

Продукция

`pixel` - Пиксель изображения
скаляр | вектор

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

Параметры

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Примеры модели

Вычислить отрицательное изображение

Алгоритмы

Время ожидания

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Блоки

Объекты

Документация по панели инструментов Vision HDL

Поддержка

Документация

Таблица подстановки

Описание

Порты

Вход

pixel - Пикселы изображения скаляр | вектор

ctrl - Управляющие сигналы, связанные с потоком пикселей pixelcontrol автобус

Продукция

pixel - Пиксель изображения скаляр | вектор

ctrl - Управляющие сигналы, связанные с потоком пикселей pixelcontrol автобус

Параметры

Table data - Карта между входным пикселем и выходным пикселем uint8(0:1:255) (по умолчанию) | вектор

Примеры модели

Вычислить отрицательное изображение

Алгоритмы

Время ожидания

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Блоки

Объекты

Документация по панели инструментов Vision HDL

Поддержка

`pixel` - Пикселы изображения
скаляр | вектор

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

`pixel` - Пиксель изображения
скаляр | вектор

`ctrl` - Управляющие сигналы, связанные с потоком пикселей
`pixelcontrol` автобус

`Table data` - Карта между входным пикселем и выходным пикселем
`uint8(0:1:255)` (по умолчанию) | вектор

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.