Vision HDL Toolbox™ предоставляет пиксельные потоковые алгоритмы для проектирования и реализации систем зрения на FPGA и ASIC. Она обеспечивает структуру проектирования, которая поддерживает различные типы интерфейсов, размеры кадров и частоты кадров. Алгоритмы обработки изображений, видео и компьютерного зрения на панели инструментов используют архитектуру, подходящую для реализации HDL.
Алгоритмы набора инструментов предназначены для создания читаемого, синтезируемого кода в VHDL ® и Verilog ® (с HDL Coder™). Генерируемый HDL-код является FPGA-проверенным для формата кадра с разрешением до 8k и для видео с высокой частотой кадров (HFR).
Возможности панели инструментов доступны в виде функций MATLAB ®, системных объектов и блоков Simulink ®.
Основные сведения о панели инструментов Vision HDL
Преобразование потоков видео и пикселей на основе кадров
Выбор блоков или системных объектов для обработки потокового видео
Создание кода ЛПВП с помощью кодера ЛПВП, проверка с помощью Verifier™ ЛПВП, прототип с использованием пакетов аппаратной поддержки
Поддержка оборудования сторонних производителей, например, Xilinx ® Zynq ® с FMC HDMI CAM