Селектор шины управления пикселами

Выбор сигналов из шины управляющих сигналов, используемых блоками панели инструментов Vision HDL

развернуть все на странице

Библиотека:
Панель инструментов/утилит HDL Vision

Описание

Блок селектора шины управления пикселями выбирает сигналы из pixelcontrol шина. См. раздел Шина управления пикселами.

Блок является реализацией блока выбора шины Simulink ®. Дополнительные сведения см. в разделе Селектор шины (Simulink).

Порты

Вход

развернуть все

`Port_1` - Управляющие сигналы, сопровождающие поток пикселей
`pixelcontrol` автобус

pixelcontrol шина содержит пять сигналов. Сигналы описывают достоверность пикселя и его местоположение в кадре. Дополнительные сведения см. в разделе Шина управления пикселами.

Типы данных: bus

Продукция

развернуть все

`Port_1` - Первый пиксель в горизонтальной линии кадра
скаляр

Первый пиксель в горизонтальной линии кадра, возвращаемый как Boolean скаляр. Этот порт возвращает hStart сигнал от входной шины.

Типы данных: Boolean

`Port_2` - Последний пиксель в горизонтальной линии кадра
скаляр

Последний пиксель в горизонтальной линии кадра, возвращаемый как Boolean скаляр. Этот порт возвращает hEnd сигнал от входной шины.

Типы данных: Boolean

`Port_3` - Первый пиксель в первой (верхней) строке кадра
скаляр

Первый пиксель в первой (верхней) строке кадра, возвращаемый как Boolean скаляр. Этот порт возвращает vStart сигнал от входной шины.

Типы данных: Boolean

`Port_4` - Последний пиксель в последней (нижней) строке кадра
скаляр

Последний пиксель в последней (нижней) строке кадра, возвращаемый как Boolean скаляр. Этот порт возвращает vEnd сигнал от входной шины.

Типы данных: Boolean

`Port_5` - Индикатор действительного пикселя
скаляр

Индикатор допустимого пикселя, возвращенный как Boolean скаляр. Этот порт возвращает valid сигнал от входной шины.

Типы данных: Boolean

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Этот блок поддерживает генерацию кода C/C + + для режимов ускорения Simulink и быстрого ускорения, а также для генерации компонентов DPI.

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Дополнительные сведения об использовании шин для генерации кода HDL см. в разделах Шины (кодер HDL) и Использование сигналов шины для улучшения читаемости модели и генерации кода HDL (кодер HDL).

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

См. также

От кадра до пикселов | Создатель шины управления пикселами | Пикселы к кадру

Документация

Селектор шины управления пикселами

Описание

Порты

Вход

`Port_1` - Управляющие сигналы, сопровождающие поток пикселей
`pixelcontrol` автобус

Продукция

`Port_1` - Первый пиксель в горизонтальной линии кадра
скаляр

`Port_2` - Последний пиксель в горизонтальной линии кадра
скаляр

`Port_3` - Первый пиксель в первой (верхней) строке кадра
скаляр

`Port_4` - Последний пиксель в последней (нижней) строке кадра
скаляр

`Port_5` - Индикатор действительного пикселя
скаляр

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Темы

Документация по панели инструментов Vision HDL

Поддержка

Документация

Селектор шины управления пикселами

Описание

Порты

Вход

Port_1 - Управляющие сигналы, сопровождающие поток пикселей pixelcontrol автобус

Продукция

Port_1 - Первый пиксель в горизонтальной линии кадра скаляр

Port_2 - Последний пиксель в горизонтальной линии кадра скаляр

Port_3 - Первый пиксель в первой (верхней) строке кадра скаляр

Port_4 - Последний пиксель в последней (нижней) строке кадра скаляр

Port_5 - Индикатор действительного пикселя скаляр

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Темы

Документация по панели инструментов Vision HDL

Поддержка

`Port_1` - Управляющие сигналы, сопровождающие поток пикселей
`pixelcontrol` автобус

`Port_1` - Первый пиксель в горизонтальной линии кадра
скаляр

`Port_2` - Последний пиксель в горизонтальной линии кадра
скаляр

`Port_3` - Первый пиксель в первой (верхней) строке кадра
скаляр

`Port_4` - Последний пиксель в последней (нижней) строке кадра
скаляр

`Port_5` - Индикатор действительного пикселя
скаляр

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.