Генерация HDL-кода
Можно использовать функции HDL Coder™ для реализации проектов коммуникационных систем на ПЛИС или ASIC. Можно сгенерировать синтезируемый и портативный VHDL® и Verilog® и сгенерировать VHDL и Verilog испытательные стенды для быстрой симуляции, тестирования и верификации сгенерированного кода. Можно сгенерировать код из проектов Simulink или MATLAB. Эта поддержка включает коррекцию и обнаружение ошибок, модуляцию, фильтры, математические и сигнальные операции и другие алгоритмы, оптимизированные для использования ресурсов и эффективности, такие как блок NCO HDL Optimized. Базовый пример генерации HDL-кода см. в Программируемом конечная импульсная характеристика для FPGA.
Чтобы отладить ваши проекты в Simulink или MATLAB, используйте Logic Analyzer средства просмотра формы волны.
Темы
Поиск блоков, поддерживающих генерацию HDL-кода
Фильтруйте блоки, поддерживающие генерацию HDL-кода, в браузере библиотеки Simulink и в документации.
Проект беспроводных коммуникаций для ПЛИС и ASIC
Разрабатывайте алгоритмы беспроводной связи для оборудования с помощью блоков Wireless HDL Toolbox™.
Инструмент визуализации Simulink
| Logic Analyzer | Визуализация, измерение и анализ переходов и состояний с течением времени |
