Modulo by Constant HDL Optimized

Выполните операцию mod с постоянным знаменателем и сгенерируйте оптимизированный HDL-код

Библиотека:
Поддержка HDL-файлов с Fixed-Point Designer операции

Описание

Блок Modulo by Constant HDL Optimized выполняет операцию с модулем (остаток после деления) с постоянным знаменателем, используя HDL-оптимизированную архитектуру с циклической задержкой.

Блок Modulo by Constant использует алгоритм, который функционально похож на Сокращение Барретта. Операция деления вычисляется путем умножения на обратное, что обычно приводит к лучшей эффективности во встраиваемых системах.

Порты

Вход

расширить все

`X` - Дивиденды
действительный скаляр

Дивиденды, заданные как действительный скаляр.

Если X является типом данных с фиксированной точкой, он должен использовать двоичное масштабирование с точкой.

`validIn` - Является ли вход допустимым
логический скаляр

Является ли вход допустимым, задается как логический скаляр. Этот сигнал управления указывает, когда данные от X входного порта действительны. Когда это значение 1 (true), блок захватывает значение на X входном порте. Когда это значение 0 (false), блок игнорирует вход выборки.

Типы данных: Boolean

Выход

расширить все

`Y` - Результат операции модуля
скаляр

Результат операции модуля, возвращенный как скаляр.

`validOut` - Действительны ли выходные данные
логический скаляр

Являются ли выходные данные допустимыми, возвращается как логический скаляр. Когда значение этого сигнала управления 1 (true), блок успешно вычислил выходные Y. Когда это значение 0 (false), выходные данные недопустимы.

Типы данных: Boolean

Параметры

расширить все

`Denominator` - Делитель
10 (по умолчанию) | действительный скаляр

Делитель для использования в операции модуля, заданный как положительный, вещественный, конечный скаляр.

Программное использование

Параметры блоков: Denominator

Тип: Вектор символов

Значения: MATLAB^® выражение, которое вычисляется до положительной, вещественной, конечной фиксированной точки или числового значения

По умолчанию: '10'

Примеры моделей

Implement HDL Optimized Modulo By Constant

Реализация оптимизированного по модулю HDL константой

Как использовать блок Modulo by Constant HDL Optimized.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

Общая информация
ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.

Документация

Modulo by Constant HDL Optimized

Описание

Порты

Вход

`X` - Дивиденды
действительный скаляр

`validIn` - Является ли вход допустимым
логический скаляр

Выход

`Y` - Результат операции модуля
скаляр

`validOut` - Действительны ли выходные данные
логический скаляр

Параметры

`Denominator` - Делитель
10 (по умолчанию) | действительный скаляр

Программное использование

Примеры моделей

Реализация оптимизированного по модулю HDL константой

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Fixed-Point Designer

Поддержка

Документация

Modulo by Constant HDL Optimized

Описание

Порты

Вход

X - Дивиденды действительный скаляр

validIn - Является ли вход допустимым логический скаляр

Выход

Y - Результат операции модуля скаляр

validOut - Действительны ли выходные данные логический скаляр

Параметры

Denominator - Делитель 10 (по умолчанию) | действительный скаляр

Программное использование

Примеры моделей

Реализация оптимизированного по модулю HDL константой

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Fixed-Point Designer

Поддержка

`X` - Дивиденды
действительный скаляр

`validIn` - Является ли вход допустимым
логический скаляр

`Y` - Результат операции модуля
скаляр

`validOut` - Действительны ли выходные данные
логический скаляр

`Denominator` - Делитель
10 (по умолчанию) | действительный скаляр

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.