Exponenta Banner
exponenta event banner

Single Port RAM System

Блок RAM с одним портом на основе hdl. Системный объект ОЗУ с возможностью предоставления начального значения

развернуть все на странице
  • Библиотека:

  • HDL-кодер/HDL-оперативная память

  • Single Port RAM System block

Описание

Блоки являются MATLAB System блоками, которые используют hdl.RAM Системные object™. Можно задать тип ОЗУ следующим Dual port, Simple dual port, или Single port. С точки зрения поведения симуляции Single Port RAM System блок ведет себя аналогично Single Port RAM.

При помощи реализации MATLAB System блока можно:

  • Задайте начальное значение для ОЗУ. В диалоговом окне «Параметры блоков» введите значение для Specify the RAM initial value.

  • Получите более быстрые результаты симуляции, когда вы используете эти блоки в Simulink® модель.

  • Создавайте параллельные банки оперативной памяти, когда вы используете векторные данные, используя hdl.RAM Функциональность системного объекта.

  • Получите более высокую эффективность и поддержку больших памятей данных.

Ограничения

  • Блок не поддерживает boolean входы. Приведение любого boolean типы в ufix1 для входа в блок.

  • Когда вы создаете битовый поток FPGA для ОЗУ, глобальная логика сброса не сбрасывает содержимое ОЗУ. Чтобы сбросить ОЗУ, убедитесь, что вы реализуете логику сброса.

  • Адрес ОЗУ может быть любым fixed-point (fi) или integer, должен быть беззнаковым и должен быть между 2 и 31 биты длиной.

Порты

Вход

расширить все

Данные, которые вы записываете в расположение оперативной памяти при wrEn является true. Это значение может быть double, single, integer, или fixed-point (fi) объект, и может быть реальным или комплексным.

Типы данных: single | double | int8 | int16 | uint8 | uint16 | fixed point

Адрес, в который вы записываете данные при wrEn является true. ОЗУ считывает значение в месте памяти addr когда wrEn является ложным. Это значение может быть либо fixed-point (fi) или integer, должен быть беззнаковым и должен быть между 2 и 31 биты длиной.

Зависимости

Чтобы включить этот порт, установите параметр Specify the type of RAM равным Single port.

Типы данных: uint8 | uint16 | fixed point

Когда wrEn true, оперативная память записывает данные в указанное вами место памяти. Если вы устанавливаете Specify the type of RAM равной Single portОЗУ считывает значение в местоположении памяти addr когда wrEn является ложным.

Типы данных: Boolean

Выход

расширить все

Выход данных, которые ОЗУ считывает из места памяти addr когда wrEn является ложным.

Зависимости

Чтобы включить этот порт, установите параметр Specify the type of RAM равным Single port.

Параметры

расширить все

Тип ОЗУ, заданный как:

  • Single port - Создайте один порт ОЗУ с разрешениями Write data, Address и Write as inputs и Read data as the output.

  • Simple dual port - Создайте простую двухпортовую ОЗУ с данными записи, адресом записи, включением записи и адресом чтения в качестве входов и данных с адреса чтения в качестве выходов.

  • Dual port - Создайте двухпортовую ОЗУ с данными записи, адресом записи, разрешением записи и адресом чтения в качестве входов и данных из адреса чтения и адреса записи в качестве выходов.

Генератор кода динамически конфигурирует входные и выходные порты блока на основе заданного типа оперативной памяти.

Поведение для выхода Write, заданное как:

  • 'New data' - Отправлять новые данные по адресу на выход.

  • Old data' - Отправлять старые данные по адресу на выход.

Начальный выход симуляции системного объекта, заданный как:

  • Скалярное значение.

  • Вектор с взаимно-однозначным отображением между начальным значением и словами ОЗУ.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

.

См. также

Объекты

Блоки

Темы

Введенный в R2017b

HDL Coder документация

Поддержка