Документация

HDL-код, сгенерированный с double или single типы данных могут использоваться для симуляции, но не могут быть синтезированы.

Когда у вас есть типы данных с плавающей точкой, чтобы сгенерировать синтезируемый HDL-код, используйте:

logical

Номера с фиксированной точкой с наклоном (не равным 1,0) и смещением (не равным 0,0) не поддерживаются.

Максимальный размер слова для чисел с фиксированной точкой составляет 128 бит.

Максимально допустимое количество элементов вектора - 2 ^ 32.

Прежде чем переменная будет подписана, она должна быть полностью определена.

{N, M}

Матрицы поддерживаются в теле алгоритма проекта, но не поддерживаются в качестве входов в функцию проекта верхнего уровня.

Не используйте матрицы в тестовом наборе.

Массивы структур не поддерживаются.

Для рабочих процессов FPGA «под ключ» и IP Core Generation, структуры поддерживаются в теле алгоритма проекта, но не поддерживаются в качестве входов для функции проекта верхнего уровня.

Значения перечисления должны быть монотонно увеличены.

Если ваш целевой язык Verilog^®все имена представителей перечисления должны быть уникальными в проекте.

Перечисления в портах DUT верхнего уровня не поддерживаются следующими рабочими процессами или методами верификации: