Оптимизация площади и времени, которую вы задаете, может привести к увеличению частоты дискретизации в вашем проекте. Для примера, когда вы используете оптимизацию совместного использования ресурсов, генератор кода разгоняет общие ресурсы на коэффициент разгона (OCF). OCF зависит от количества общедоступных ресурсов, Nи SharingFactor, SF, который вы задаете. Если ваша тактовая частота высока, разгон может привести к тому, что расчетная тактовая частота превысит максимальную тактовую частоту вашего целевого компьютера. Чтобы ограничить разгон, используйте Oversampling factor в сочетании с конвейеризацией с тактовой частотой, чтобы ограничить разгон вашего проекта.
Оптимизация площади и скорости, и определенные реализации блоков, которые вы задаете, приводят к оверклокингу ресурсов в вашем проекте. Например, следующие оптимизации и реализации могут привести к увеличению частоты дискретизации в вашем проекте:
Отображение ОЗУ
Вытекание
Совместное использование ресурсов
Потоковая передача циклов
Конкретные реализации блоков, такие как каскадная архитектуры, архитектуры Ньютона-Рафсона и некоторые реализации фильтров
При использовании оптимизации площади и скорости можно задать ограничения на разгон с помощью oversampling параметр. Если вам нужен односкоростной проект, можно использовать эти параметры для предотвращения разгона или предела разгона в области значений.
Предположим, что у вас есть проект, который в настоящее время не помещается в целевой компьютер, но уже работает на целевой тактовой частоте устройства, и вы знаете, что входы в ваш проект могут изменяться самое большее каждый N циклы. Можно включить оптимизацию области, такую как совместное использование ресурсов, и задать односкоростную реализацию с помощью Oversampling factor. Можно задать Oversampling factor на панели HDL Code Generation > Global Settings диалогового окна Параметры конфигурации (Configuration Parameters).
По умолчанию оптимизация конвейеризации с тактовой частотой включена, и она работает в сочетании с Oversampling factor, чтобы сделать шаг расчета DUT медленнее, чем фактическая тактовая частота. Можно спроектировать модель в базовом шаге расчета, а затем установить Oversampling factor на N. Этот параметр дает HDL Coder™ бюджет задержек из N циклов для выполнения расчетов. В этой ситуации HDL Coder может повторно использовать общий ресурс с исходной тактовой частотой в N циклах, вместо реализации оптимизации совместного использования путем разгона общего ресурса.
Когда вы ограничиваете разгон путем определения Oversampling factor больше 1, ClockInputs должен быть установлен на Single.