Основы оптимизации

Сплющивание иерархии, балансировка задержки, модель валидации, ограниченный разгон, подсветка цикла обратной связи

Проверки модели

Check delay balancing setting

Параметры конфигурации Simulink

Примеры и как

Оптимизация скорости и площади в HDL Coder

Узнайте о различных оптимизациях скорости и площади и о том, как оптимизировать ваш проект.

Поиск циклов обратной связи

Выделите циклы обратной связи, которые препятствуют оптимизации.

Сглаживание иерархии

Сглаживайте иерархию подсистемы, чтобы обеспечить более обширную область и оптимизацию скорости.

Оптимизация с ограниченным оверклокингом

Оптимизация с ограниченным разгоном и как это работает.

Балансировка задержки

Вставьте соответствующие задержки во все пути данных.

Удаление избыточных логических и неиспользованных блоков в сгенерированном HDL-коде

Улучшите читаемость сгенерированного HDL-кода и оптимизируйте использование области.

Оптимизация несвязанных портов в HDL-коде для моделей Simulink

Оптимизируйте неиспользованные порты в сгенерированном HDL-коде в сочетании с избыточным логическим удалением.

Упрощение постоянных операций и уменьшение сложности Проекта при HDL Coder

Оптимизация площади и времени, которая упрощает константы и оптимизирует математические операции.

Соответствие требованиям к синхронизации с помощью основанных на активации ограничивающих многоколесных путей

Сгенерируйте основанные на активации ограничения для инструментов синтеза, чтобы удовлетворить требования к синхронизации многоколесных путей в одноколесном режиме.

Концепции

Сгенерированная модель и модель валидации

Сгенерированная модель является промежуточной моделью, которая показывает архитектуру реализации HDL и включает задержки.

Поиск и устранение проблем

Решение численного несоответствия с балансировкой с задержкой

Узнайте, как решить проблемы численного несоответствия после генерации HDL-кода.

Рекомендуемые примеры

Delay Balancing and Validation Model Workflow In HDL Coder™

Рабочий процесс модели балансировки и валидации задержки в HDL- Coder™

Как HDL Coder может автоматически балансировать задержки в модели. HDL Coder может ввести дополнительные задержки в реализации HDL для данной модели. Эти задержки могут быть введены либо определенными реализациями блоков, либо оптимизациями с целью повышения эффективности аппаратных реализаций. Однако введение задержек только на определенных путях может привести к функциональному поведению, которое отличается от исходного намерения пользовательской модели, тем самым нарушая функциональную эквивалентность между исходной пользовательской моделью и реализацией HDL.

Открыть скрипт
Control the Scope of Delay Balancing

Управляйте возможностями балансировки задержки

Балансировка задержек в конкретных частях проекта, без балансировки задержек на целом проекте.

Открыть скрипт
Use Multicycle Path Constraints to Meet Timing for Slow Paths

Используйте ограничения многоколесного пути, чтобы соответствовать времени для медленных путей

Примените ограничения многоколесного пути в проекте, чтобы соответствовать требованиям к синхронизации. Использование многожильных путей может сэкономить площадь и уменьшить время запуска синтеза. Для получения дополнительной информации см. документацию по ограничениям многоколесного пути на основе включения.

Открыть скрипт
Delay Balancing on multi-rate designs

Задержка балансировки на многоскоростных проектах

Как недискретное использование скоростей Simulate при мультискоростном проекте может сгенерировать нежелательный HDL-код, и предоставляет мало рекомендаций для оптимальной генерации кода.

Открыть скрипт

HDL Coder документация

Поддержка

Для просмотра документации необходимо авторизоваться на сайте