Эта страница описывает параметры, которые находятся на вкладке HDL Code Generation > Global Settings > Coding Style диалогового окна Параметров конфигурации.
Включите или подавьте генерацию начального значения сигналов для блоков RAM. Если вы задаете ненулевое начальное значение для ОЗУ, эта настройка игнорируется.
По умолчанию: On
На Для блоков ОЗУ сгенерируйте начальные значения '0' как для сигнала ОЗУ, так и для выхода временного сигнала.
ПрочьДля блоков RAM не генерируйте начальные значения ни для сигнала RAM, ни для выхода временного сигнала.
Этот параметр применяется к этим блокам оперативной памяти в HDL Coder > HDL RAMs библиотеке блоков в браузере библиотеки Simulink:
Dual Port RAM
Simple Dual Port RAM
Single Port RAM
Dual Rate Dual Port RAM
Свойство:
InitializeBlockRAM |
| Тип: Вектор символов |
Значение:
'on''off' |
По умолчанию:
'on' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Выберите архитектуру ОЗУ с включением синхроимпульса или без включения синхроимпульса для всех ОЗУ в подсистеме DUT.
По умолчанию:
RAM with clock enable
Выберите в меню одну из следующих опций:
RAM with clock enable: Сгенерируйте ОЗУ с включением синхроимпульса.
Generic RAM without clock enable: Сгенерируйте ОЗУ без включения синхроимпульса.
Свойство:
RAMArchitecture |
| Тип: Вектор символов |
Значение:
'WithClockEnable''WithoutClockEnable' |
По умолчанию:
'WithClockEnable' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
