Опции архитектуры для каскадных фильтров

Можно задать уникальные последовательные, распределенные арифметические или параллельные архитектуры для каждого этапа каскадных фильтров. Эти опции приводят к эффективным по площади реализациям каскадных фильтров, включая объекты Digital Down Converter (DDC) и Digital Up Converter (DUC). Использовать эту функцию можно только с интерфейсом командной строки (generatehdl). Когда вы используете диалоговое окно Генерация HDL, каждый этап каскада использует одни и те же опции архитектуры.

Можно передать массив ячеек значений в SerialPartition, DALUTPartition, и DARadix свойства, с каждым элементом, соответствующим его соответствующей стадии. Чтобы пропустить соответствующую спецификацию для этапа, задайте значение по умолчанию для этого свойства. Когда вы задаете размер раздела -1кодер реализует параллельную архитектуру для этого этапа.

СвойствоЗначение по умолчанию
SerialPartition–1
DALUTPartition–1
DARadix2

Когда вы создаете каскадный фильтр, программное обеспечение Filter Design HDL Coder™ выполняет следующие действия:

  • Генерирует код для каждого этапа в соответствии с предполагаемой архитектурой.

  • Генерирует контроллер синхронизации на верхнем уровне. Этот контроллер затем производит тактовые сигналы для модуля на каждом этапе, что соответствует скорости и коэффициенту складывания этого модуля.

Совет

Используйте hdlfilterserialinfo функция для отображения эффективной длины фильтра и опций разбиения для каждого каскада фильтра.

Для примеров см.