В этом примере показано, как использовать объекты MATLAB ® System и цикл для симуляции декодера Viterbi, реализованного в VHDL на FPGA.
Перед использованием цикл убедитесь, что ваше системное окружение настроено правильно для доступа к программному обеспечению проекта FPGA. Можно использовать функцию hdlsetuptoolpath, чтобы добавить программное обеспечение проекта FPGA к системному пути для текущего сеанса работы с MATLAB.
Нажмите кнопку Open Script. Затем запустите Мастер FIL, предварительно заполненный информацией о примере Viterbi. Введите информацию о плате FPGA на первом шаге, следуйте каждому шагу Мастера и сгенерируйте файл программирования FPGA и объект FIL System.
filWizard('viterbi_hdlsrc/viterbi_sysobj_fil.mat');
Запрограммируйте FPGA сгенерированным файлом программирования. Прежде чем продолжить, убедитесь, что мастер FIL завершил генерацию файлов программирования FPGA. Также убедитесь, что ваша плата FPGA включена и подключена правильно.
run('viterbi_block_fil/viterbi_block_programFPGA');
Следующий код устанавливает параметры симуляции и создает экземпляры системных объектов, которые представляют энкодер канала, модулятор BPSK, канал AWGN, демодулятор BPSK и калькулятор частоты ошибок. Эти объекты содержат систему вокруг декодера Viterbi и могут рассматриваться как тестовый слой для реализации Viterbi HDL.
EsNo = 0; % Energy per symbol to noise power spectrum density ratio in dB FrameSize = 1024; % Number of bits in each frame
% Convolution Encoder hConEnc = comm.ConvolutionalEncoder; % BPSK Modulator hMod = comm.BPSKModulator; % AWGN channel hChan = comm.AWGNChannel('NoiseMethod', ... 'Signal to noise ratio (Es/No)',... 'SamplesPerSymbol',1,... 'EsNo',EsNo); % BPSK demodulator hDemod = comm.BPSKDemodulator('DecisionMethod','Log-likelihood ratio',... 'Variance',0.5*10^(-EsNo/10)); % Error Rate Calculator hError = comm.ErrorRate('ComputationDelay',100,'ReceiveDelay', 58);
viterbi_block_fil является настраиваемым Системным объектом FILSimulation, который представляет HDL- реализации декодера Viterbi, работающего на FPGA в этой системе симуляции.
hDec = viterbi_block_fil;
Этот пример моделирует систему связи BPSK в MATLAB, включающую реализацию HDL декодера Viterbi через объект цикл. Этот раздел кода вызывает цикл обработки, чтобы обработать кадр за кадром данных с 1024 битами в каждой системе координат данных.
for counter = 1:20480/FrameSize data = randi([0 1],FrameSize,1); encodedData = step(hConEnc, data); modSignal = step(hMod, encodedData); receivedSignal = step(hChan, modSignal); demodSignalSD = step(hDemod, receivedSignal); quantizedValue = fi(4-demodSignalSD,0,3,0); input1 = quantizedValue(1:2:2*FrameSize); input2 = quantizedValue(2:2:2*FrameSize); % Send/receive 1 frame to/from the HDL viterbi decoder on the FPGA [ce_out, receivedBits] = step(hDec,input1, input2); errors = step(hError, data, double(receivedBits)); end
Для декодера Viterbi отображается вероятность битовой ошибки.
sprintf('Bit Error Rate is %d\n',errors(1))
На этом завершается пример «Верификация декодера Viterbi с использованием системного объекта MATLAB и цикл».