Exponenta Banner

Преобразователи данных

Симулируйте последовательный регистр аппроксимации (SAR) и флэш-преобразователи аналого-цифровых данных (АЦП)

Моделирует и анализирует показатели эффективности аналого-цифровых преобразователей данных. Начните с полных системных моделей типичных архитектур АЦП, таких как РСА или flash ADC. Измените параметры АЦП до достижения требуемых системных спецификаций. Используйте измерения и Testbenches, чтобы подтвердить свой проект.

Блоки

расширить все

Sampling Clock SourceСгенерируйте тактовый сигнал с диафрагмой апертуры
Flash ADCN-битный АЦП с флэш- архитектура
SAR ADCN-битовый последовательный регистр приближения (SAR), основанный на АЦП
Binary Weighted DACN-битный ЦАП, основанный на R-2R архитектуре резисторов
Segmented DACПреобразуйте большой цифровой вход в аналоговый сигнал с помощью расположения небольших ЦАП

Темы

Сравнение РСА с идеальным АЦП

Этот пример показывает сравнение РСА от Mixed-Signal Blockset™ до идеальной модели АЦП с нарушениями, представленными в Анализе Простого АЦП с нарушениями.

Эффект ухудшения метастабильности во флэш-АЦП

В этом примере показано, как настроить флэш-аналого-цифровой преобразователь (АЦП) путем добавления вероятности метастазирования в качестве нарушения.

Сравнение двоичного взвешенного DAC с идеальным DAC

Этот пример показывает сравнение бинарного взвешенного DAC от Mixed-Signal Blockset™ к идеальной модели DAC.

Рекомендуемые примеры

Analyzing Simple ADC with Impairments

Анализ простого АЦП с ухудшениями

Реализуйте базовый АЦП, используя блок Zero-Order Hold в качестве семплера. Этот простой АЦП выделяет некоторые из типичных нарушений, введенных в аналого-цифровые преобразователи, такие как дрожание апертуры, нелинейность, квантование и насыщение. Этот пример показывает, как измерить эффекты таких нарушений с помощью блока Spectrum Analyzer и блока AC Measurement АЦП из Mixed-Signal Blockset™. Чтобы лучше приблизить реальную эффективность, можно индивидуально включить нарушения в модели.

Открыть скрипт
Design and Evaluate Successive Approximation ADC Using Stateflow

Проектирование и оценка последовательного приближения АЦП с использованием Stateflow

12 Биты последовательное Приближение регистр (РСА) АЦП с моделью DAC уровня схемы.

Откройте модель
Subranging ADC

Поддиапазон АЦП

Моделируйте 6-битный АЦП поддиапазона с конвейеризацией и исправлением ошибок на втором этапе.

Откройте модель
Design and Evaluate Interleaved ADC

Проектирование и оценка чередующегося АЦП

Эта перемеженная модель АЦП подчеркивает некоторые типичные нарушения, введенные преобразователями данных, и их эффекты на большую систему.

Откройте модель
Design and Evaluate SAR ADC

Проектирование и оценка РСА

Спроектируйте РСА АЦП с помощью ссылки архитектуры и проверьте АЦП с помощью ADC Testbench.

Открыть скрипт
Oversampling Interpolating DAC Example

Пример интерполяции избыточной дискретизации DAC

Моделируйте 5-битную интерполяцию избыточной дискретизации DAC (с делителем синхроимпульса PLL?).

Откройте модель
Design and Evaluate Segmented DAC

Проектирование и оценка сегментированного DAC

Проектирование и оценка сегментированного DAC с помощью эталонной архитектуры и валидация DAC с помощью DAC Testbench. В данном примере используйте таблицу данных AD9775. Это коммерческий, готовый 14-разрядный ЦАП от аналоговых устройств.

Откройте модель

Документация по Mixed-Signal Blockset

Поддержка