Можно сгенерировать код, который имеет несколько испытательные стенды из вашей подсистемы. Чтобы сгенерированный код имел несколько испытательные стенды, вход в вашу подсистему должен состоять из нескольких групп сигналов.
Чтобы сгенерировать несколько испытательные стенды для вашей подсистемы:
Обеспечьте несколько групп сигналов в качестве входов при помощи блока Signal Builder, который имеет несколько групп сигналов.
Использование Simulink® Design Verifier™ для создания модели тестовой обвязки из подсистемы. В модели тестовой обвязки блок Signal Builder, который имеет одну или несколько групп сигналов, предоставляет вход подсистеме. Используйте этот блок Signal Builder, чтобы предоставить входы вашей подсистеме. Если ваша модель сложная, Simulink Design Verifier может создать большое количество групп сигналов. Смотрите Поиск и устранение проблем: Тестовые данные превышают размер целевых данных.
Чтобы создать блок Signal Builder:
Щелкните подсистему правой кнопкой мыши и выберите Design Verifier > Generate Tests for Subsystem.
В окне Simulink Design Verifier Сводные Данные выберите Create harness model.
Откройте блок Inputs в модели тестовой обвязки. Блок Inputs является блоком Signal Builder, который может иметь одну или несколько групп сигналов.
В окне Signal Builder убедитесь, что в раскрывающемся списке Active Group доступно более одной группы сигналов.
Скопируйте блок Signal Builder из тестовой обвязки режима. Используйте этот блок, чтобы предоставить входы вашей исходной подсистеме.
Сгенерируйте испытательные стенды для подсистемы:
Откройте приложение PLC Coder Нажмите вкладку PLC Code > Settings > PLC Code Generation.
Выберите опцию Generate testbench for subsystem.
Откройте модель и откройте PLC Coder App. Нажмите Settings, а затем выберите Verify Code in IDE.
В целевой среде IDE можно увидеть несколько испытательные стенды. Каждый испытательный стенд соответствует группе сигналов.
Если тестовые данные из нескольких групп сигналов превышают максимальный размер данных на вашей цели, можно столкнуться с ошибками компиляции. Если вы столкнулись с ошибками компиляции при генерации нескольких испытательных стендов, попробуйте одно из следующего:
Уменьшите количество групп сигналов в блоке Signal Builder и регенерируйте испытательные стенды.
Увеличьте размер шага симуляции для подсистемы.
Когда вы переключаетесь между группами сигналов, время симуляции модели должно остаться неизменным для всей симуляции. Не изменяйте время симуляции модели.
