Backlash

Моделируйте поведение системы с игрой

Библиотека:
Simulink/Разрывы
HDL-кодер/разрывы

Описание

Блок Backlash реализует систему, в которой изменение входного сигнала вызывает равное изменение выхода, кроме тех случаев, когда вход изменяет направление. Когда вход изменяет направление, начальное изменение входного сигнала не влияет на выход. Количество воспроизведения «сторона в сторону» в системе называется полосой нечувствительности. Интерполяция центрирована вокруг выхода. Этот рисунок показывает начальное состояние с шириной полосы нечувствительности по умолчанию 1 и начальным выходом 0.

Система с воспроизведением может находиться в одном из трех режимов.

Способ	Вход	Выход
Разъединенный	Внутри зоны deadband.	Остается постоянным.
Вовлеченное-положительное направление	Вне зоны deadband и увеличение.	Равен входу минус половина ширины мертвой полосы.
Включено-отрицательное направление	Вне зоны тупика и уменьшение.	Равен входу плюс половина ширины мертвой полосы.

Начальное значение выходного параметра определяет начальный центр зоны мертвой области.

Эта таблица показывает выходные значения, когда начальные условия: Deadband width = 2 и Initial output = 5.

Выходное значение	Состояние
5	4 < = вход < = 6
вход + 1	вход < 4
вход - 1	вход > 6

Для примера можно использовать блок Backlash, чтобы смоделировать зацепление двух передач. Входом и выходом являются оба валов с передачей на одном конце, а входной вал управляет выходным валом. Дополнительное пространство между зубьями шестерни вводит люфт. Ширина этого интервала является параметром Deadband width. Если система первоначально отключена, выходной параметр Initial задает выход.

Эти рисунки иллюстрируют операцию, когда начальный вход находится в пределах мертвой полосы, и система начинает работать в отключенном режиме.

Когда вход увеличивается и достигает конца мертвой полосы, он вступает в контакт с выходом. Выходы остаются на прежнем значении.

После того, как вход вступает в контакт с выходом, выход изменяется на ту же величину, что и вход.

Если вход меняет направление назад, он отключается от выхода. Выход остается постоянным, пока вход не достигнет конца тупика и не вступит в контакт снова.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скалярный вектор |

Входной сигнал к алгоритму люфта. Значение этого сигнала находится либо в тупиковой полосе, либо в соединении выхода в положительном или отрицательном направлении.

Выход

расширить все

`Port_1` - Выходной сигнал
скалярный вектор |

Выходной сигнал после применения алгоритма обратной связи к входному сигналу. Когда вход находится в тупиковой области, тогда выход остается неизменным. Если вход включен с выходом, то выход изменяет равную величину как вход.

Параметры

расширить все

`Deadband width` - Задайте ширину мертвой полосы
`1` (по умолчанию) | скалярный вектор |

Задайте размер зоны мертвой области с центром от выходного значения. Когда входной сигнал находится внутри мертвой полосы, изменение входа не вызывает изменения выходного выхода. Когда входной сигнал находится вне мертвой полосы, тогда выход изменяет равную величину как вход.

Программное использование

Параметры блоков: BacklashWidth

Тип: Вектор символов

Значения: действительный скаляр или вектор

По умолчанию: '1'

`Initial output` - Задайте начальное выходное значение
0 (по умолчанию) | скалярный вектор |

Укажите начальный центр зоны мертвой области. Если начальное входное значение находится в зоне мертвой области, то выходное значение равно Initial output. Если начальное входное значение находится вне зоны deadband, то выходное значение составляет Initial output плюс-минус половины ширины deadzone.

Программное использование

Параметры блоков: InitialOutput

Тип: Вектор символов

Значения: действительный скаляр или вектор

По умолчанию: '0'

`Input processing` - Задайте обработку на основе выборок или фреймов
`Elements as channels (sample based)` (по умолчанию) | `Columns as channels (frame based)`

Укажите, выполняет ли блок обработку на основе выборок или фреймов:

Columns as channels (frame based) - Обрабатывайте каждый столбец входа как отдельный канал (обработка на основе фрейма).
Примечание
Для обработки на основе фрейма требуется лицензия DSP System Toolbox™.
Для получения дополнительной информации смотрите Концепции на основе выборок и фреймов (DSP System Toolbox).
Elements as channels (sample based) - Обработайте каждый элемент входа как отдельный канал (основанная на выборке обработка).

Используйте Input processing, чтобы определить, выполняет ли блок обработку на основе выборок или фреймов. Блок принимает основанные на кадрах сигналы для входа u. Все другие входные сигналы должны быть основаны на дискретизации.

Входной сигнал u	Режим обработки входных параметров	Блок работает?
Основанный на выборке	Основанный на выборке	Да
Основанный на системах координат	Основанный на выборке	Нет, вызывает ошибку
Основанный на выборке	Основанный на системах координат	Да
Основанный на системах координат	Основанный на системах координат	Да

Для получения дополнительной информации об этих двух режимах обработки смотрите Концепции на основе выборок и фреймов (DSP System Toolbox).

Программное использование

Параметры блоков: InputProcessing

Тип: Вектор символов

Значения: 'Columns as channels (frame based)' | 'Elements as channels (sample based)'

По умолчанию: 'Elements as channels (sample based)'

`Enable zero-crossing detection` - Включить обнаружение пересечения нулем
`on` (по умолчанию) | Логический

Выберите, чтобы включить обнаружение пересечения нулем. Для получения дополнительной информации смотрите Обнаружение пересечения нулем.

Программное использование

Параметры блоков: ZeroCross

Тип: Вектор символов, строка

Значения: 'off' | 'on'

По умолчанию: 'on'

Примеры моделей

Просмотр выходных параметров люфта на Sine wave

Эффект блока Backlash на синусоиду с использованием параметров по умолчанию.

Открыть скрипт

Характеристики блоков

Типы данных	`double` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`yes`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Сгенерированный код опирается на memcpy или memset функция (string.h) в определенных обстоятельствах.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Параметры Deadband width и Initial output поддерживают только скалярные значения.

Документация

Backlash

Описание

Порты

Вход

`Port_1` - Входной сигнал
скалярный вектор |

Выход

`Port_1` - Выходной сигнал
скалярный вектор |

Параметры

`Deadband width` - Задайте ширину мертвой полосы
`1` (по умолчанию) | скалярный вектор |

Программное использование

`Initial output` - Задайте начальное выходное значение
0 (по умолчанию) | скалярный вектор |

Программное использование

`Input processing` - Задайте обработку на основе выборок или фреймов
`Elements as channels (sample based)` (по умолчанию) | `Columns as channels (frame based)`

Программное использование

`Enable zero-crossing detection` - Включить обнаружение пересечения нулем
`on` (по умолчанию) | Логический

Программное использование

Примеры моделей

Просмотр выходных параметров люфта на Sine wave

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Документация Simulink

Поддержка

Документация

Backlash

Описание

Порты

Вход

Port_1 - Входной сигнал скалярный вектор |

Выход

Port_1 - Выходной сигнал скалярный вектор |

Параметры

Deadband width - Задайте ширину мертвой полосы 1 (по умолчанию) | скалярный вектор |

Программное использование

Initial output - Задайте начальное выходное значение 0 (по умолчанию) | скалярный вектор |

Программное использование

Input processing - Задайте обработку на основе выборок или фреймов Elements as channels (sample based) (по умолчанию) | Columns as channels (frame based)

Программное использование

Enable zero-crossing detection - Включить обнаружение пересечения нулем on (по умолчанию) | Логический

Программное использование

Примеры моделей

Просмотр выходных параметров люфта на Sine wave

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скалярный вектор |

`Port_1` - Выходной сигнал
скалярный вектор |

`Deadband width` - Задайте ширину мертвой полосы
`1` (по умолчанию) | скалярный вектор |

`Initial output` - Задайте начальное выходное значение
0 (по умолчанию) | скалярный вектор |

`Input processing` - Задайте обработку на основе выборок или фреймов
`Elements as channels (sample based)` (по умолчанию) | `Columns as channels (frame based)`

`Enable zero-crossing detection` - Включить обнаружение пересечения нулем
`on` (по умолчанию) | Логический

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.