Bias
Добавьте смещение ко входу
- Библиотека:
Simulink/Математические операции
Операции HDL-кодера/HDL с плавающей точкой
HDL-кодер/математические операции
Описание
Блок Bias добавляет смещение или смещение к входному сигналу в соответствии с
Y = U + bias
где U - вход блока, а Y - выход.
Порты
Вход
Port_1 - Входной сигнал
скалярный вектор |
Входной сигнал, к которому добавляется смещение, чтобы создать выход сигнал.
Типы данных: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point
Выход
Port_1 - Выходной сигнал
скалярный вектор |
Выходной сигнал, возникающий в результате добавления смещения к входному сигналу.
Типы данных: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point
Параметры
Bias - Смещение для добавления к входному сигналу
0.0 (по умолчанию) | scalar | vector
Задайте значение смещения, чтобы добавить к входному сигналу.
Программное использование
Параметры блоков:
Bias |
| Тип: Вектор символов |
| Значения: вещественные, конечные |
По умолчанию:
'0.0' |
Saturate on integer overflow - Выберите поведение, когда происходит целочисленное переполнение
off (по умолчанию) | on
| Действие | Причины для принятия этого действия | Что происходит для переполнений | Пример |
|---|---|---|---|
|
Установите этот флажок. |
Ваша модель имеет возможное переполнение, и вы хотите явную защиту от насыщения в сгенерированном коде. |
Переполнения достигает минимального или максимального значения, которое может представлять тип данных. |
Максимальное значение, которое |
|
Не устанавливайте этот флажок. |
Вы хотите оптимизировать эффективность вашего сгенерированного кода. Вы хотите избежать переопределения того, как блок обрабатывает сигналы вне области допустимого. Для получения дополнительной информации смотрите Поиск и устранение ошибок диапазона сигнала. |
Переполнения переходят к соответствующему значению, которое представимо типом данных. |
Максимальное значение, которое |
Когда вы устанавливаете этот флажок, насыщение применяется к каждой внутренней операции на блоке, а не только к выходу или результату. Обычно процесс генерации кода может обнаружить, когда переполнение невозможно. В этом случае генератор кода не производит код насыщения.
Программное использование
Параметры блоков: DoSatur |
| Тип: Вектор символов |
Значение: 'off' | 'on' |
По умолчанию: 'off' |
Характеристики блоков
Типы данных |
|
Прямое сквозное соединение |
|
Многомерные сигналы |
|
Сигналы переменного размера |
|
Обнаружение пересечения нулем |
|
Расширенные возможности
Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®
.Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.
HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.
Этот блок имеет одну архитектуру HDL по умолчанию.
| ConstrainedOutputPipeline | Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является |
| InputPipeline | Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является |
| OutputPipeline | Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является |