Dead Zone Dynamic

Обеспечьте динамическую область нулевого выхода

Библиотека:
Simulink/Разрывы
HDL-кодер/разрывы

Описание

Блок Dead Zone Dynamic генерирует область с нулевым выходом на основе динамических входных сигналов, которые задают верхний и нижний предел. Выход блока зависит от входа u, и значений входных сигналов up и lo.

Вход	Выход
`u >= lo` и `u <= up`	Нуль
`u > up`	`u` – `up`
`u < lo`	`u` – `lo`

Динамический блок Мертвой Зоны является маскированной подсистемой и не имеет параметров.

Порты

Вход

расширить все

`u` - Входной сигнал
скалярный вектор |

Входной сигнал в алгоритм мертвой зоны.

`lo` - Нижний предел для мертвой зоны
скалярный вектор |

Динамическое значение, обеспечивающее нижнюю границу области нулевого выхода. Когда вход меньше lo, выходное значение сдвигается вниз на значение lo.

`up` - Верхний предел для мертвой зоны
скаляр

Динамическое значение, обеспечивающее верхнюю границу области нулевого выхода. Когда вход больше up, выходное значение смещается вниз на значение up.

Выход

расширить все

`y` - Выходной сигнал
скалярный вектор |

Выходной сигнал после применения алгоритма динамической мертвой зоны к входному сигналу.

Характеристики блоков

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Dead Zone Dynamic

Описание

Порты

Вход

`u` - Входной сигнал
скалярный вектор |

`lo` - Нижний предел для мертвой зоны
скалярный вектор |

`up` - Верхний предел для мертвой зоны
скаляр

Выход

`y` - Выходной сигнал
скалярный вектор |

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

Документация

Dead Zone Dynamic

Описание

Порты

Вход

u - Входной сигнал скалярный вектор |

lo - Нижний предел для мертвой зоны скалярный вектор |

up - Верхний предел для мертвой зоны скаляр

Выход

y - Выходной сигнал скалярный вектор |

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

`u` - Входной сигнал
скалярный вектор |

`lo` - Нижний предел для мертвой зоны
скалярный вектор |

`up` - Верхний предел для мертвой зоны
скаляр

`y` - Выходной сигнал
скалярный вектор |

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.