Probe

Атрибуты выходного сигнала, включая ширину, размерность, шаг расчета и флаг комплексного сигнала

Библиотека:
Атрибуты Simulink/Signal
Атрибуты HDL-кодера/сигнала

Описание

Блок Probe выводит выбранную информацию о сигнале на его вход. Блок может выводить следующие атрибуты входного сигнала: ширину, размерность, шаг расчета и флаг, указывающий, является ли вход комплексным сигналом. Блок имеет один входной порт. Количество портов выхода зависит от информации, которую вы выбираете для зондирования, то есть размерности сигнала, шага расчета и/или флага комплексного сигнала. Каждое зондируемое значение выводится как отдельный сигнал на отдельный выходной порт с независимым управлением типом данных. Во время симуляции значок блока отображает зондированные данные.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скалярный | вектор | матрица | N-D массив

Входной сигнал к зонду, заданный как скаляр, вектор, матрица или N-D массив. Блок принимает реальные или комплексные сигналы любого встроенного типа данных.

Можно использовать массив шин в качестве входного сигнала к блоку Probe. Для получения дополнительной информации об определении и использовании массива шин смотрите Group Nonvirtual Buses in Arrays of Buses.

Выход

расширить все

`Port_1 (W)` - Ширина сигнала
скаляр

Ширина, или количество элементов, во входном сигнале, задается как скаляр. Ширина также отображается на значке блока с обозначением W:.

Зависимости

Чтобы включить этот порт, выберите Probe width.

`Port_2 (Ts)` - Шаг расчета
вектор

Отсчитывайте время входного сигнала как двухэлементный вектор, который задает период и смещение шага расчета, соответственно. Этот шаг расчета также отображается на значке блока с обозначения Ts:. Дополнительные сведения см. в разделе «Задание шага расчета».

Зависимости

Чтобы включить этот порт, выберите Probe sample time.

`Port_3 (C)` - Сложность сигнала
скаляр

Индикация сложности входного сигнала:

Когда входной сигнал комплексен, блок выводит 1.
Когда входной сигнал является реальным, блок выводит 0.

Индикация сложности сигнала также отображается на значке блока с обозначением C:.

Зависимости

Чтобы включить этот порт, выберите Detect complex signal.

`Port_4 (D)` - размерности сигнала
скалярный вектор |

Размерности входного сигнала, выходного в виде скаляра или вектора. Размерности сигнала также отображаются на значке блока с обозначением D:.

Зависимости

Чтобы включить этот порт, выберите Probe signal dimensions.

Параметры

расширить все

Главный

`Probe width` - Выходная ширина входного сигнала
`on` (по умолчанию) | `off`

Выберите для вывода ширины или количества элементов зондируемого сигнала.

Программное использование

Параметры блоков: ProbeWidth

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'on'

`Probe sample time` - Вывод шага расчета входного сигнала
`on` (по умолчанию) | `off`

Выберите для вывода шага расчета зондируемого сигнала. Выходы представляют собой двухэлементный вектор, который задает период и смещение шага расчета, соответственно. Дополнительные сведения см. в разделе «Задание шага расчета».

Программное использование

Параметры блоков: ProbeSampleTime

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'on'

`Detect complex signal` - Указать сложность входного сигнала
`on` (по умолчанию) | `off`

Выберите для вывода 1 если зондированный сигнал комплексный; в противном случае 0.

Программное использование

Параметры блоков: ProbeComplexSignal

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'on'

`Probe signal dimensions` - Выходные размерности входного сигнала
`on` (по умолчанию) | `off`

Выберите для вывода размерностей зондируемого сигнала.

Программное использование

Параметры блоков: ProbeSignalDimensions

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'on'

Атрибуты сигнала

`Data type for width` - Тип данных выходного сигнала ширины
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

Выберите тип выходных данных для ширины сигнала.

Программное использование

Параметры блоков: ProbeWidthDataType

Тип: Вектор символов

По умолчанию: 'double'

`Data type for sample time` - Тип данных вывода шага расчета
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

Выберите тип выходных данных для информации о шаге расчета.

Программное использование

Параметры блоков: ProbeSampleTimeDataType

Тип: Вектор символов

По умолчанию: 'double'

`Data type for signal complexity` - Тип данных выходного сигнала сложности
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `boolean` | `Same as input`

Выберите тип выходных данных для информации о сложности.

Программное использование

Параметры блоков: ProbeComplexityDataType

Тип: Вектор символов

По умолчанию: 'double'

`Data type for signal dimensions` - Тип данных для выхода размерности сигнала
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

Выберите тип выходных данных для выходной размерности.

Программное использование

Параметры блоков: ProbeDimensionsDataType

Тип: Вектор символов

По умолчанию: 'double'

Примеры моделей

Зондирование Шага расчета сигнала

The sldemo_fuelsys модель показывает, как проверить шаг расчета сигнала с помощью блока Probe.

Открытый пример

Характеристики блоков

Типы данных	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single` \| `string`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline

Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является 0. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).

OutputPipeline

Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является 0. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Clock | Digital Clock | Weighted Sample Time Math

Темы

Задайте шаг расчета

Представлено до R2006a

Документация

Probe

Описание

Порты

Вход

Port_1 - Входной сигнал скалярный | вектор | матрица | N-D массив

Выход

Port_1 (W) - Ширина сигнала скаляр

Зависимости

Port_2 (Ts) - Шаг расчета вектор

Зависимости

Port_3 (C) - Сложность сигнала скаляр

Зависимости

Port_4 (D) - размерности сигнала скалярный вектор |

Зависимости

Параметры

Главный

Probe width - Выходная ширина входного сигнала on (по умолчанию) | off

Программное использование

Probe sample time - Вывод шага расчета входного сигнала on (по умолчанию) | off

Программное использование

Detect complex signal - Указать сложность входного сигнала on (по умолчанию) | off

Программное использование

Probe signal dimensions - Выходные размерности входного сигнала on (по умолчанию) | off

Программное использование

Атрибуты сигнала

Data type for width - Тип данных выходного сигнала ширины double (по умолчанию) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | Same as input

Программное использование

Data type for sample time - Тип данных вывода шага расчета double (по умолчанию) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | Same as input

Программное использование

Data type for signal complexity - Тип данных выходного сигнала сложности double (по умолчанию) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | boolean | Same as input

Программное использование

Data type for signal dimensions - Тип данных для выхода размерности сигнала double (по умолчанию) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | Same as input

Программное использование

Примеры моделей

Зондирование Шага расчета сигнала

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скалярный | вектор | матрица | N-D массив

`Port_1 (W)` - Ширина сигнала
скаляр

`Port_2 (Ts)` - Шаг расчета
вектор

`Port_3 (C)` - Сложность сигнала
скаляр

`Port_4 (D)` - размерности сигнала
скалярный вектор |

`Probe width` - Выходная ширина входного сигнала
`on` (по умолчанию) | `off`

`Probe sample time` - Вывод шага расчета входного сигнала
`on` (по умолчанию) | `off`

`Detect complex signal` - Указать сложность входного сигнала
`on` (по умолчанию) | `off`

`Probe signal dimensions` - Выходные размерности входного сигнала
`on` (по умолчанию) | `off`

`Data type for width` - Тип данных выходного сигнала ширины
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

`Data type for sample time` - Тип данных вывода шага расчета
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

`Data type for signal complexity` - Тип данных выходного сигнала сложности
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `boolean` | `Same as input`

`Data type for signal dimensions` - Тип данных для выхода размерности сигнала
`double` (по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `Same as input`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.