.
HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.
Архитектура HDLЭтот блок имеет одну архитектуру HDL по умолчанию.
Свойства блоков| Общая информация |
|---|
| ConstrainedOutputPipeline | Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является 0. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
|
| InputPipeline | Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является 0. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
|
| OutputPipeline | Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является 0. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
|
| Собственная переменная с плавающей точкой |
|---|
| LatencyStrategy | Задайте, сопоставлять ли блоки в вашем проекте inherit, Max, Min, Zero, или Custom для оператора с плавающей точкой. Значение по умолчанию является inherit. См. также LatencyStrategy (HDL Coder).
|
| NFPCustomLatency | Чтобы задать значение, установите LatencyStrategy равным Custom. HDL Coder добавляет задержку равную значению, заданному для NFPCustomLatency параметра. См. также NFPCustomLatency (HDL Coder).
|
Комплексные данныеЭтот блок поддерживает генерацию кода для сложных сигналов.
.
