Tapped Delay

Задержка скалярного сигнала, нескольких периодов дискретизации и вывод всех задержанных версий

Библиотека:
Simulink/Дискретный
HDL-кодер/дискретный

Описание

Блок Tapped Delay задерживает вход на заданное количество периодов дискретизации и выдает сигнал выхода для каждой задержки. Для примера, когда вы задаете 4 для Number of delays и Order output starting with Oldest, блок обеспечивает четыре выхода - первый, задержанный на четыре периодов дискретизации, второй, задержанный на три и так далее. Используйте этот блок, чтобы дискретизировать сигнал во времени или повторно отобразить сигнал с другой скоростью.

Блок принимает один скаляр вход и генерирует вектор выхода, который содержит данные для каждой инкрементальной задержки. Задайте порядок задержанных сигналов в векторе выхода с параметром Order output vector starting with:

Oldest заказывает вектор выхода, начиная с самой старой версии задержки и заканчивая самой новой версией задержки.
Newest заказывает вектор выхода, начиная с самой новой версии задержки и заканчивая самой старой версией задержки.

Задайте вектор выхода для первого периода дискретизации с параметром Initial condition. Тщательный выбор этого параметра может уменьшить нежелательное выходное поведение.

Задайте время между выборками с параметром Sample time. Задайте количество задержек с параметром Number of delays. Значение -1 инструктирует блок наследовать количество задержек путем обратного распространения. Каждая задержка эквивалентна z^-1 оператор в дискретном времени, который представляет блок Unit Delay.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скаляр

Входной сигнал задержки.

Выход

расширить все

`Port_1` - Задержанные версии входного сигнала
скалярный вектор |

Все версии задержанного входного сигнала. Используйте параметр Order output vector starting with, чтобы задать порядок задержанных сигналов в векторе выхода.

Параметры

расширить все

`Initial condition` - Начальный выход
`0.0` (по умолчанию) | скаляром

Задайте начальный выход симуляции. Параметр Initial condition преобразуется из двойного в тип входных данных в автономном режиме с помощью округления в ближайшее и насыщения.

Ограничения

Начальное условие этого блока не может быть inf или NaN.

Программное использование

Параметры блоков: vinit

Тип: Вектор символов

Значения: скаляр

По умолчанию: '0.0'

`Sample time` - Время между выборками
`-1` (по умолчанию) | скалярный вектор |

Задайте временной интервал между выборками. Чтобы наследовать шаг расчета, установите этот параметр равным -1. Для получения дополнительной информации см. Раздел «Задание шага расчета».

Программное использование

Параметры блоков: samptime

Тип: Вектор символов

Значения: скаляр | вектор

По умолчанию: '-1'

`Number of delays` - Количество операторов в дискретном времени
`4` (по умолчанию) | положительный скалярный | `-1` (для унаследованных)

Задайте количество операторов в дискретном времени в качестве положительной скалярной величины, или -1 для унаследованных.

Программное использование

Параметры блоков: NumDelays

Тип: Вектор символов

Значения: положительная скалярная величина | -1 (унаследовано)

По умолчанию: '4'

`Order output vector starting with` - Порядок выхода
`Oldest` (по умолчанию) | `Newest`

Укажите, выводить ли первую самую старую версию задержки или первую новую версию задержки.

Программное использование

Параметры блоков: DelayOrder

Тип: Вектор символов

Значения: 'Oldest' | 'Newest'

По умолчанию: 'Oldest'

`Include current input in output vector` - Включите вход тока в выходной вектор
`off` (по умолчанию) | `on`

Установите этот флажок, чтобы включить текущий вход в вектор выхода.

Программное использование

Параметры блоков: includeCurrent

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'off'

Примеры моделей

Fixed-Point S-Functions: Product and Sum

S-функции с фиксированной точкой: продукт и сумма

Как выполнить пользовательскую S-функцию на C, написанную для вычисления операции с фиксированной точкой «product and sum». Чтобы увидеть исходный код S-функции, используйте контекстное меню правой кнопкой мыши, чтобы выбрать «Block Parameters». При появлении диалогового окна нажмите кнопку Edit.

Internet Low Bitrate Codec (iLBC) for VoIP

Кодек с низким битрейтом Интернета (iLBC) для VoIP

Реализует Internet Low Bitrate Codec (iLBC) и иллюстрирует его использование. iLBC предназначен для кодирования и декодирования речи для передачи через VoIP (протокол Voice Over Internet Protocol).

Характеристики блоков

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
ResetType	Подавьте генерацию логики сброса. Значение по умолчанию является `default`, который генерирует логику сброса. См. также ResetType (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Delay | Resettable Delay | Unit Delay | Variable Integer Delay

Темы

Задайте шаг расчета

Представлено до R2006a

Документация

Tapped Delay

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр

Выход

`Port_1` - Задержанные версии входного сигнала
скалярный вектор |

Параметры

`Initial condition` - Начальный выход
`0.0` (по умолчанию) | скаляром

Ограничения

Программное использование

`Sample time` - Время между выборками
`-1` (по умолчанию) | скалярный вектор |

Программное использование

`Number of delays` - Количество операторов в дискретном времени
`4` (по умолчанию) | положительный скалярный | `-1` (для унаследованных)

Программное использование

`Order output vector starting with` - Порядок выхода
`Oldest` (по умолчанию) | `Newest`

Программное использование

`Include current input in output vector` - Включите вход тока в выходной вектор
`off` (по умолчанию) | `on`

Программное использование

Примеры моделей

S-функции с фиксированной точкой: продукт и сумма

Кодек с низким битрейтом Интернета (iLBC) для VoIP

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

Документация

Tapped Delay

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр

Выход

Port_1 - Задержанные версии входного сигнала скалярный вектор |

Параметры

Initial condition - Начальный выход 0.0 (по умолчанию) | скаляром

Ограничения

Программное использование

Sample time - Время между выборками -1 (по умолчанию) | скалярный вектор |

Программное использование

Number of delays - Количество операторов в дискретном времени 4 (по умолчанию) | положительный скалярный | -1 (для унаследованных)

Программное использование

Order output vector starting with - Порядок выхода Oldest (по умолчанию) | Newest

Программное использование

Include current input in output vector - Включите вход тока в выходной вектор off (по умолчанию) | on

Программное использование

Примеры моделей

S-функции с фиксированной точкой: продукт и сумма

Кодек с низким битрейтом Интернета (iLBC) для VoIP

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр

`Port_1` - Задержанные версии входного сигнала
скалярный вектор |

`Initial condition` - Начальный выход
`0.0` (по умолчанию) | скаляром

`Sample time` - Время между выборками
`-1` (по умолчанию) | скалярный вектор |

`Number of delays` - Количество операторов в дискретном времени
`4` (по умолчанию) | положительный скалярный | `-1` (для унаследованных)

`Order output vector starting with` - Порядок выхода
`Oldest` (по умолчанию) | `Newest`

`Include current input in output vector` - Включите вход тока в выходной вектор
`off` (по умолчанию) | `on`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.