Unary Minus

Инвертируйте вход

развернуть все на странице

Библиотека:
Simulink/Математические операции
Операции HDL-кодера/HDL с плавающей точкой
HDL-кодер/математические операции

Описание

Блок Unary Minus отменяет вход.

Порты

Вход

расширить все

`Port_1` - Сигнал на отрицание
скалярный | вектор | матрица | N-D массив

Входной сигнал, заданный как скаляр, вектор, матрица или N-D массив.

Типы данных: half | single | double | int8 | int16 | int32 | int64 | fixed point

Выход

расширить все

`Port_1` - Отрицание входного сигнала
скалярный | вектор | матрица | N-D массив

Отрицание входного сигнала. В качестве совпадающего типа данных выход и размеры входа.

Типы данных: half | single | double | int8 | int16 | int32 | int64 | fixed point

Параметры

расширить все

`Saturate on integer overflow` - Метод действия переполнения
`off` (по умолчанию) | `on`

Выберите для насыщения целочисленного переполнения. В противном случае переполнения переносятся.

Когда вы устанавливаете этот флажок, насыщение применяется к каждой внутренней операции на блоке, а не только к выходу или результату. В целом процесс генерации кода может обнаружить, когда переполнение невозможно. В этом случае генератор кода не производит код насыщения.

Для типов данных с целым знаком унарный минус наиболее отрицательного значения не представляется типом данных. В этом случае флажок Saturate on integer overflow управляет поведением блока:

Установка параметров	Поведение блоков	Примеры
Saturate on integer overflow = `on`	Значения насыщаются до самого положительного значения целочисленного типа данных	Для 8-битных целых чисел со знаком - 128 карт до 127. Для 16-битных целых чисел со знаком -32768 преобразуется в 32767. Для 32-битных целых чисел со знаком -2147483648 преобразуется в 2147483647.
Saturate on integer overflow = `off`	Значения переходят к самому отрицательному значению целочисленного типа данных	Для 8-битных целых чисел со знаком -128 остается -128. Для 16-битных целых чисел со знаком -32768 остается -32768. Для 32-битных целых чисел со знаком -2147483648 остается -2147483648.

Программное использование

Параметры блоков: SaturateOnIntegerOverflow

Тип: Вектор символов

Значения: 'off' | 'on'

По умолчанию: 'off'

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Задайте шаг расчета как значение, отличное от -1. Для получения дополнительной информации см. Раздел «Задание шага расчета».

Зависимости

Этот параметр не отображается, если он явно не установлен на значение, отличное от -1. Для получения дополнительной информации смотрите Блоки, для которых шаг расчета не рекомендован.

Программное использование

Параметры блоков: SampleTime

Тип: Вектор символов

Значения: скаляр или вектор

По умолчанию: '-1'

Примеры моделей

Унарный минус матричного входа

Вычислите унарный минус матричного входа.

Откройте модель

Характеристики блоков

Типы данных	`double` \| `фиксированную точку^[a]` \| `half` \| `целое число^[a]` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`
^[a] Этот блок поддерживает только подписанные типы данных с фиксированной точкой.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Этот блок поддерживает только подписанные типы данных с фиксированной точкой.

См. также

uminus

Темы

Приоритет операторов

Представлено до R2006a

Документация

Unary Minus

Описание

Порты

Вход

`Port_1` - Сигнал на отрицание
скалярный | вектор | матрица | N-D массив

Выход

`Port_1` - Отрицание входного сигнала
скалярный | вектор | матрица | N-D массив

Параметры

`Saturate on integer overflow` - Метод действия переполнения
`off` (по умолчанию) | `on`

Программное использование

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Зависимости

Программное использование

Примеры моделей

Унарный минус матричного входа

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

Документация

Unary Minus

Описание

Порты

Вход

Port_1 - Сигнал на отрицание скалярный | вектор | матрица | N-D массив

Выход

Port_1 - Отрицание входного сигнала скалярный | вектор | матрица | N-D массив

Параметры

Saturate on integer overflow - Метод действия переполнения off (по умолчанию) | on

Программное использование

Sample time - Задайте время расчета как значение, отличное от -1 -1 (по умолчанию) | скалярный вектор |

Зависимости

Программное использование

Примеры моделей

Унарный минус матричного входа

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

`Port_1` - Сигнал на отрицание
скалярный | вектор | матрица | N-D массив

`Port_1` - Отрицание входного сигнала
скалярный | вектор | матрица | N-D массив

`Saturate on integer overflow` - Метод действия переполнения
`off` (по умолчанию) | `on`

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.