В этом примере показано, как выполнить доказательство свойства Simulink Design Verifier с помощью блока Proof Assumption. Он пытается доказать, что, когда сумма текущих и шести предыдущих входных значений больше 6, выход равен 2. Модель включает блок Proof Assumption, который ограничивает вход 0 или 1. Simulink Design Verifier ищет нарушения 20 или менее временных шагов. Не удается найти нарушение, так как свойство действительно в допущении.
open_system('sldvdemo_debounce_assumeblk');
