В этом примере показано, как использовать минимальное и максимальное значения входного порта в качестве ограничений анализа Simulink Design Verifier во время генерации тестов и проверки свойств.

Эта модель предварительно сконфигурирована, чтобы сгенерировать тесты для Decision Coverage. Указанные минимальное и максимальное значения отображаются в квадратных скобках. Ограничения в этом примере препятствуют достижению некоторых целей покрытия. Когда вы генерируете тесты, не принимая во внимание эти ограничения, все цели покрытия удовлетворяются.

1. Input1 и Input2 значения фиксируются непосредственно по их соответствующим атрибутам входного сигнала.

2. Минимальное и максимальное значения заданы на объектах Simulink .Signal, сопоставленных с сигналами a и b. Simulink Design Verifier использует значения объекта сигнала в качестве ограничений. Когда задано несколько минимальных и максимальных значений, например, на входном порте и на объекте сигнала, Simulink Design Verifier рассматривает их самую плотную область значений.

3. Simulink Design Verifier рассматривает минимальные и максимальные предельные области значений, заданные в данных Stateflow, которые непосредственно соединяются с входными портами корневого уровня

4. Для анализа подсистемы учитываются корневой уровень подсистемы, заданный входом минимальное и максимальное значения. Обратите внимание, что при генерации тестов для Подсистемы используются ограничения, заданные в SSIn, но они игнорируются для анализа уровня системы.

open_system('sldvdemo_minmaxconstraints');