Simulink® Разработайте Verifier™ программное обеспечение может генерировать тесты, которые удовлетворяют целям покрытия для вашей модели, включая:
Тесты помогают вам подтвердить производительность модели, демонстрируя, как блоки в модели выполняются в разных режимах. При генерации тестов программное обеспечение выполняет формальный анализ вашей модели. После завершения анализа программное обеспечение предоставляет несколько способов для просмотра результатов.
Для настройки тестов для моделей Simulink, Simulink Design Verifier предоставляет два блока:
Блок Test Objective задает значения сигнала, которым должна удовлетворять тест.
Блок Test Condition ограничивает значения сигнала во время анализа.
Чтобы настроить тесты для модели Simulink или Stateflow® график, Simulink Design Verifier предоставляет два MATLAB® функций. Можно использовать эти функции в MATLAB Function блоке. Обе функции активны в сгенерированном коде и в Simulink Design Verifier.
sldv.test - Задает цель тестирования.
sldv.condition - Задает условие тестирования.
Эти функции:
Идентифицируйте математические отношения для проверки в форме, которая может быть более естественной, чем использование параметров блоков.
Поддержка определения нескольких целей, допущений или условий, не усложняя модель.
Обеспечьте доступ к степени MATLAB.
Поддержка разделения верификации и проекта модели.
Пример использования этих функций см. в sldv.test или sldv.condition страница с описанием.
Примечание
Блоки и функции Simulink Design Verifier сохраняются с помощью модели. Если вы открываете модель на установке MATLAB, которая не имеет лицензии Simulink Design Verifier, можно увидеть блоки и функции, но они не дают результатов.