Сгенерируйте проект SoC
В этом руководстве описываются шаги, чтобы создать оборудование и программные исполняемые файлы для вашей модели и выполнить ваше приложение. Ваша модель SoC может содержать модель процессора, модель FPGA или и то, и другое.
SoC Builder требует установки пакета поддержки на основе платы, выбранной в параметрах конфигурации. Для получения дополнительной информации смотрите Поддерживаемые аппаратные средства SoC Blockset.
Шаг 1: Настройка программного обеспечения Проекта FPGA Инструментов
Чтобы сгенерировать однокристальные двоичные файлы, вы должны включить путь к Vivado® или Quartus® исполняемые файлы в системном пути. Если исполняемые файлы еще не находятся в вашем системном пути, используйте hdlsetuptoolpath функция, чтобы добавить их к своему пути.
Шаг 2: Запустите SoC Builder
В Simulink® на панели инструментов на вкладке System on Chip щелкните Configure, Build & Deploy.
Шаг 3: Подготовьте модель к генерации
Подготовьте модель, выбрав начальную точку для процесса сборки, а затем проверьте информацию о модели.
Примечание
Если пакет поддержки не обнаружен, SoC Builder сначала предложит вам установить необходимый пакет поддержки.
Укажите начальную точку для процесса сборки. Если вы строите модель, которая не была построена ранее, выберите Build model. Если вы ранее завершили процесс сборки и сохранили двоичные файлы в папке, выберите Load existing binaries.
SoC Builder анализирует модель и отображает верхнюю модель, модель FPGA (если она существует) и модель ARM (если она существует). Проверьте эту информацию на точность. Если это кажется неправильным, измените модель, сохраните и перезапустите инструмент SoC Builder.
Примечание
Если для вашей модели FPGA задан вариант модели Simulink на основе фреймов, то SoC Builder не отображает модель в таблице. Чтобы сделать его видимым в таблице, установите вариант модели на основе выборки и перекомпилируйте проект.
Нажмите Next.
Следующая страница SoC Builder предоставляет информацию о карте памяти модели. Чтобы открыть Memory Mapper, нажмите View/Edit. Проверьте базовые адреса и смещения и при необходимости измените их.
Примечание
Этот шаг карты памяти SoC Builder видим только, если у вас в верхней модели есть модель FPGA. Если ваша модель FPGA настроена на основанное на кадрах моделирование - то никакая модель FPGA не видна, и поэтому доступа к инструменту Memory Mapper нет.
Нажмите Next.
Шаг 4: Выберите папку проекта
Укажите путь к папке проекта путем ввода пути в текстовое поле Project Folder или путем просмотра папки. SoC Builder помещает все сгенерированные файлы, включая отчеты, исполняемые файлы и битовый поток, в эту указанную папку.
Если вы выбрали Load existing binaries в качестве начальной точки для процесса сборки, укажите расположение папки проекта для предыдущих двоичных файлов и отчетов.
Нажмите Next.
Шаг 5: Выберите действие сборки
В Select Build Action разделе выберите одну из следующих опций:
Build, load and run - Выберите эту опцию, чтобы сгенерировать HDL и код С, создать исполняемые файлы программного обеспечения и программный файл FPGA из вашей модели. После создания SoC Builder загружает сгенерированный код на плату FPGA и выполняет приложение.
Build only - Выберите эту опцию, чтобы сгенерировать HDL и код С, создать исполняемые файлы программного обеспечения и программный файл FPGA из вашей модели. SoC Builder сохраняет сгенерированные двоичные файлы в папке, и можно продолжить выполнение позже.
Build and load for external mode - выберите эту опцию, чтобы создать проект и запустить его во режиме external mode. Режим external mode позволяет вам настройкам параметров на FPGA без необходимости перестраивать проект FPGA. Это также позволяет регистрировать данные из FPGA и отображать их на хосте. Для получения дополнительной информации о внешнем режиме смотрите Симуляции Режима external mode для Настройки параметра и Контроля сигналов (Simulink Coder).
Шаг 6: Валидация модели
Проверьте модель по выбранной плате и сгенерируйте отчет. Проверьте отчет, чтобы убедиться, что проект сгенерирован должным образом.
SoC Builder называет отчет < project-folder и сохраняет его в папке проекта. Отчет содержит обзорный раздел с информацией о модели, папке проекта и сгенерированных файлах. В отчете также перечислены пользовательские IP-ядра и IP-ядра, предоставляемые поставщиком, с адресной картой регистров и блоков памяти.>/html/ modelname_system_report.html
Шаг 7: Сборка модели
Чтобы сгенерировать битовый поток для вашего проекта FPGA и скомпилированный исполняемый файл для вашего программного обеспечения, нажмите Build.
Нажатие по Build открывает внешний интерпретатор и запускает сторонние программы для синтеза и реализации проекта. Время генерации зависит от сложности вашей модели и вашего хоста-компьютера. Когда генерация завершена, битовый поток генерируется с вашим именем модели. SoC Builder генерирует скрипт JTAG testbench, если вы выбрали опцию Include MATLAB as AXI Master в параметрах конфигурации. Скрипт показывает, как настроить MATLAB как AXI Master и сконфигурировать ваш проект FPGA через JTAG. Вы можете настроить скрипт, чтобы создать свой собственный испытательный стенд. Для получения дополнительной информации о MATLAB как AXI Master, смотрите документацию по пакету поддержки: SoC Blockset Supported Hardware.
Если tee.exe не установлен на вашем компьютере Windows. При работе с системными платами Intel может возникнуть ошибка сборки во внешнем интерпретаторе. Чтобы устранить ошибку, выполните следующие действия:
Загрузите
tee.exeфайл для Windows из этой ссылки https://ss64.net/westlake/nt/tee.zip.Разархивируйте и копируйте файл EXE в
C:\Windowsпапка.Добавьте путь к папке на панели System variables как переменные окружения Windows.
Щелкните правой кнопкой значок Computer и выберите Properties, или в Windows Control Panel, выберите System.
Выберите Advanced system settings.
На вкладке Advanced нажмите Environment Variables.
На панели System variables выберите переменный Путь и нажатие кнопки Edit.
На панели Edit environment variable щелкните New, чтобы добавить новый путь к папке.
Запустите инструмент SoC Builder.
Шаг 8: Соедините оборудование
Проверьте адрес IPv4, номер порта SSH и учетные данные для входа в систему. При необходимости отредактируйте любое из этих значений. Этот шаг является критическим, если к хосту-компьютеру подключено более одной платы, что позволяет SoC Builder идентифицировать правильное подключение к порту. Убедитесь, что отображаемый IP-адрес совпадает с IP-адресом платы, которую вы хотите использовать.
Убедитесь, что плата подключена к хосту с помощью кабеля Ethernet, а затем нажмите кнопку Test Connection, чтобы проверить физическое соединение к плате.
Примечание
Этот шаг в SoC Builder видим, только если ваша верхняя часть включает в себя модель процессора.
Шаг 9: Загрузка и запуск
Примечание
Если ваша верхняя часть включает модель FPGA, но нет модели процессора, кнопка показывает, как Load.
Убедитесь, что ваша плата подключена к хосту-компьютеру.
Если модель процессора присутствует в вашей верхней модели, подключите к плате кабель Ethernet.
Если в верхняя часть включена модель FPGA, но нет модели процессора, подключите к плате кабель JTAG.
Нажмите Load and Run. Это действие загружает сгенерированный битовый поток в FPGA, программирует процессор и запускает приложение.
Если вы выбрали Tune parameters and monitor signals in external mode на шаге 5, это действие загружает битовый поток в FPGA и открывает модель во режиме external mode. Теперь можно выбрать сигналы для логгирования и мониторинга или изменить настраиваемые параметры. На вкладке System on Chip, в разделе Run on Hardware, можно нажать Monitor and Tune, чтобы запустить приложение с инструментами на оборудовании. Нажмите Connect, если вы ранее создали и загрузили проект в FPGA. Это действие соединяет вашу инструментальную модель Simulink с моделью FPGA.