Представляет систематический подход к проектированию пути данных между аппаратной логикой (FPGA) и встраиваемым процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встраиваемым процессором на устройствах на чипах (SoC), чтобы удовлетворить требования к пропускной способности, задержкам и обработке. Вы будете проектировать и моделировать все приложение, содержащее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач, чтобы соответствовать системным требованиям. Затем вы подтвердите проект на оборудовании, сгенерировав код из модели и реализовав на однокристальном устройстве.

Системы, основанные на пакетах, являются общими для беспроводной связи. Данные принимаются по эфиру и декодируются как дискретные пакетные данные на вычислительном устройстве. Для заданных системных требований трудно спроектировать систему и реализовать непосредственно на SoC, поскольку она часто включает длительные итерации отладки и интегрирования на оборудовании, поскольку аппаратные эффекты трудно учитывать во время проекта. В этом примере вы спроектируете основанное на пакетах приложение отслеживания самолетов на основе стандарта Automatic Dependent Surveillance Broadcast (ADS-B), разделенного между FPGA и встраиваемым процессором. В отличие от традиционных методов, вы будете симулировать проект приложения с интерфейсом памяти перед реализацией на оборудовании с помощью SoC Blockset, чтобы сократить время разработки. Затем вы подтвердите проект на оборудовании с помощью автоматически сгенерированного кода из модели.

Экспорт пользовательского исходного проекта из модели SoC с помощью Blockset™ Soc socExportReferenceDesign функция. После создания пользовательского исходного проекта используйте инструмент HDL Workflow Advisor из HDL- Coder™, чтобы интегрировать ядро IP в исходный проект.