В этом примере показано, как спроектировать планировщик временной логики в Stateflow ®. Шаблон проекта планировщика временной логики позволяет вам планировать выполнение подсистем Simulink ® в заданное время. Планировщики Stateflow расширяют управление выполнением подсистемы в модели Simulink, которая определяет порядок выполнения неявно на основе связности блоков и частотного распространения шага расчета.
В этом примере график Temporal Logic Scheduler содержит два состояния, которые планируют выполнение трёх подсистем вызова функций (A1, A2 и A3) с различными скоростями, определяемыми оператором временной логики every.
Когда FastScheduler состояние активно, график планирует вызовы функции к различным подсистемам Simulink в части базовой скорости, с которой вход событие call пробуждает график.
График отправляет событие для выполнения A1 подсистемы с базовой скоростью.
График отправляет событие, чтобы выполнить A2 подсистемы на половине базовой скорости.
График отправляет событие, чтобы выполнить A3 подсистемы на одной четверти базовой скорости.
Когда SlowScheduler состояние активно, функция планирования графиков вызывает A1, A2 и A3 с 1/8, 1/16 и в 1/32 раза большей базовой скоростью.
График переключается между быстрым и медленным режимами выполнения после каждые 100 вызовов call событие.
Когда вы моделируете модель, возможности отображают значение y на каждом временном шаге.
Изменения в значении иллюстрируют различные скорости выполнения.
Когда график выполняет подсистемы с медленной скоростью (например, от
до, 
от до
и от до),
значения изменяются медленно.
Когда график выполняет подсистемы с быстрой скоростью (для примера, от до и от), значения изменяются быстро.
