Convolutional Encoder

Закодируйте биты данных, используя свертку кодирования - оптимизировано для генерации HDL-кода

Библиотека:
Беспроводной HDL Toolbox/Обнаружение и коррекция ошибок

Описание

Блок Convolutional Encoder кодирует биты данных, используя свертку кодирования. Блок поддерживает скорости кода от 1/2 до 1/7 и длины ограничений от 3 до 9, включая как рекурсивные, так и нерекурсивные полиномы. Блок обеспечивает архитектуру, подходящую для генерации HDL-кода и аппаратного развертывания.

Блок работает в трех режимах: непрерывный с опциональным портом сброса, завершенный и усеченный с опциональными портами начального состояния и конечного состояния. В Continuous блок принимает биты данных вместе с действительным сигналом и выводит закодированные биты с действительным сигналом. В Terminated и Truncated modes, блок принимает биты данных, наряду со samplecontrol шина и выводит закодированные биты с samplecontrol шина.

Блок поддерживает стандарты связи, такие как Wi-Fi (802.11a/b/g/n/ac), цифровая спутниковая связь, цифровая видеотрансляция (DVB), 3GPP2, IEEE 802.16, HIPERLAN и другие технологии. Можно использовать этот блок для реализации других кодов каналов, таких как турбокоды, которые используются в стандартах LTE.

Эта форма волны показывает закодированный выход блока в Terminated mode, когда Constraint length параметров блоков установлено в 7, Code generator к [133 171], и Feedback connection к 0. Входная и выходная шины ctrl расширены, чтобы показать свои сигналы управления.

Задержка блока - три такта, поэтому блок возвращает первые закодированные выходные данные после трех тактов. В Terminated mode, после окончания системы координат, блок сбрасывает закодированные состояния во все состояния нулей путем добавления (Constraint length - 1) бит. Таким образом, форма волны показывает зазор системы координат шести (Constraint length - 1) тактовых циклов между концом системы координат (ctrlIn.endIn) и началом следующего < reservedrangesplaceholder0 > системы координат.

Порты

Вход

расширить все

`data` - Входные биты данных
скаляр

Входные данные, заданные как Boolean или ufix1.

Типы данных: Boolean | fixed point

`valid` - Валидность входных данных
скаляр

Управляющий сигнал, который указывает, действительны ли входные данные. Когда это значение 1 (true), блок принимает значения на data входном порте. Когда это значение 0 (false), блок игнорирует значения на data входном порте.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Continuous.

Типы данных: Boolean

`reset` - Очищает внутренние состояния
скаляр

Удаление внутренних состояний, заданное как Boolean скаляр. Когда это значение 1 (true), блок останавливает текущее вычисление и очищает все состояния энкодера.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Continuous и выберите параметр Enable reset input port.

Типы данных: Boolean

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Сигналы управления, сопровождающие поток дискретизации, заданные как samplecontrol bus. Шина включает в себя start, end, и valid управляющие сигналы, которые указывают контуры системы координат и валидность входных выборок.

start - Указывает начало входного кадра.
end - Указывает конец входного кадра.
valid - Указывает, что данные входного data порта действительны.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Truncated или Terminated.

Типы данных: bus

`ISt` - Начальное состояние в каждом начале системы координат
скаляр

Начальное состояние блока в каждом начале системы координат, заданное как fixdt(0,constraint length -1,0). Вход состояние - это количество двоичных битов в регистре сдвига в систему координат начале блока, которое считывается с большинства значащих бит (MSB) на наименее значащий бит (LSB).

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Truncated и выберите параметр Enable initial state input port.

Типы данных: single | double | fixed point

Выход

расширить все

`data` - Закодированные выходные данные
Вектор-столбец

Выходные данные, возвращенные как 1-by n вектор-столбец, если скорость кода 1/n. Значение n находится в областях значений от 2 до 7.

Типы данных: Boolean

`valid` - Валидность выходных выборок
скаляр

Управляющий сигнал, который указывает, действительны ли данные от data выходного порта. Когда это значение 1 (true), блок возвращает действительные данные по data выходному порту. Когда valid false (0), значения data выходного порта недопустимы.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Continuous.

Типы данных: Boolean

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Управляющие сигналы, сопровождающие поток дискретизации, возвращаются как samplecontrol bus. Шина включает в себя start, end, и valid управляющие сигналы, которые указывают контуры системы координат и валидность выборок.

start - Указывает на начало выходной системы координат.
end - Указывает конец выходной системы координат.
valid - Указывает, что данные порта выхода data действительны.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Truncated или Terminated.

Типы данных: bus

`FSt` - Окончательное состояние системы координат на каждом конце системы координат
скаляр

Окончательное состояние системы координат на каждом конце системы координат, возвращаемое следующим fixdt(0,constraint length -1,0). Конечное состояние - это количество двоичных битов в сдвиг регистре на систему координат конце блока, которое считывается с наиболее значимого бита (MSB) на наименее значимый бит (LSB).

Блок возвращает то же, что и ISt тип данных.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode равным Truncated и выберите параметр Enable final state output port.

Типы данных: single | double | fixed point

Параметры

расширить все

Главный

`Constraint length` - Длина ограничения блока
`7` (по умолчанию) | целое число в области значений [3, 9]

Длина ограничения блока, заданная в виде целого числа в области значений [3, 9].

`Code generator` - Полином генерации кода
`[171 133]` (по умолчанию) | вектор восьмеричных значений

Полином генерации кода, заданный как 1-бай- n вектор октальных значений, где n - длина полинома в диапазоне от 2 до 7.

`Feedback connection` - Полином связи с обратной связью
`0` (по умолчанию) | скалярное октальное число

Полином обратной связи, заданный как скалярное октальное число. Если соединение обратной связи 0, подключение обратной связи не включено.

Чтобы включить подключение с обратной связью, задайте восьмеричное значение, двоичное представление которого должно быть K-битным числом с MSB 1, где K является Constraint length. Для получения дополнительной информации о том, как создать полином обратной связи, см. «Сверточные коды».

`Operation mode` - Режим работы
`Continuous` (по умолчанию) | `Terminated` | `Truncated`

Режим работы, заданный как один из следующих режимов:

Continuous - В этом режиме блок начинается со всех состояний нулей и сохраняет состояния энкодера в конце каждого входа для использования со следующим входом.
Terminated - В этом режиме блок рассматривает каждый входной кадр независимо. Состояния энкодера блока сбрасываются в состояние «все нули» в конце каждой системы координат путем добавления бит.

Примечание
Этот режим требует минимальной погрешности системы координат Constraint length-1 циклов между системами координат. Если достаточный зазор системы координат не предусмотрен, блок останавливает обработку старой системы координат и начинает обработку новой системы координат.
Truncated - В этом режиме блок рассматривает каждый входной кадр независимо. Состояния энкодера сбрасываются в состояние «все нули» в начале каждого входа.

Порты управления

`Enable reset input port` - Сброс входного сигнала
`off` (по умолчанию) | `on`

Выберите этот параметр, чтобы включить reset порт. Когда reset 1 (true), блок сбрасывает состояние энкодера в следующем такте.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode равным Continuous.

`Enable initial state input port` - Входной сигнал начального состояния
`Off` (по умолчанию) | `On`

Выберите этот параметр, чтобы включить ISt порт.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode равным Truncated.

`Enable final state output port` - Конечный выходной сигнал состояния
`Off` (по умолчанию) | `On`

Выберите этот параметр, чтобы включить FSt порт.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode равным Truncated.

Примеры моделей

Convolutional Encode and Puncture Streaming Samples

Сверточные кодовые и пунктирные потоковые выборки

Используйте аппаратно удобные блоки Convolutional Encoder и Puncturer, чтобы кодировать выборки со скоростью кода WLAN.

Алгоритмы

расширить все

Полиномиальное описание блока Convolutional Encoder описывает связи среди регистров сдвига и сумматоров по модулю 2. Этот рисунок показывает две операции кодирования выборки, одна без обратной связи, которая имеет один вход, два выхода и два регистра сдвига, а другая с обратной связью, которая имеет один вход, два выхода и два регистра сдвига.

b(n) представляет поток битов входных данных и b(n-1) и b(n-2) представлять 2-битный регистр сдвига энкодера. Out1(n) и Out2(n) представляют 2-битный выход. Из этого рисунка можно вычислить параметры маски блоков на основе концепций сверточных кодов. Для получения дополнительной информации о концепциях кодов свертки см. «Сверточные коды». Итак, исходя из соединений, представленных на рисунке, Constraint length 3, Code generator значение [5 7]. Значение Feedback connection 0 для энкодера без обратной связи и 6 для энкодера с обратной связью.

Эффективность

Эффективность синтезированного HDL-кода варьируется с вашей целью и опциями синтеза. В этой таблице показаны результаты синтеза ресурсов и данных о эффективности блока с параметрами конфигурации по умолчанию при работе в Terminated режим. Сгенерированный HDL нацелен на Xilinx^® Zynq^® XC7Z045-FFG900-2 ПЛИС. Проект достигает тактовой частоты 1223 МГц.

Ресурс	Используемое число
Срез LUTs	13
Регистры среза	25
Блокируйте ОЗУ	0
DSPs	0

Ссылки

[1] Лин, Шу и Дэниел Дж. Костелло. Error Control Coding By Shu Lin, Daniel J. Costello, Second Edition. Верхняя Седл-Ривер, Нью-Джерси: Prentice Hall, 2004.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для Simulink^® режимы Accelerator и Rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Convolutional Encoder

Описание

Порты

Вход

data - Входные биты данных скаляр

valid - Валидность входных данных скаляр

Зависимости

reset - Очищает внутренние состояния скаляр

Зависимости

ctrl - Сигналы управления, сопровождающие поток выборок samplecontrol автобус

Зависимости

ISt - Начальное состояние в каждом начале системы координат скаляр

Зависимости

Выход

data - Закодированные выходные данные Вектор-столбец

valid - Валидность выходных выборок скаляр

Зависимости

ctrl - Сигналы управления, сопровождающие поток выборок samplecontrol автобус

Зависимости

FSt - Окончательное состояние системы координат на каждом конце системы координат скаляр

Зависимости

Параметры

Главный

Constraint length - Длина ограничения блока 7 (по умолчанию) | целое число в области значений [3, 9]

Code generator - Полином генерации кода [171 133] (по умолчанию) | вектор восьмеричных значений

Feedback connection - Полином связи с обратной связью 0 (по умолчанию) | скалярное октальное число

Operation mode - Режим работы Continuous (по умолчанию) | Terminated | Truncated

Порты управления

Enable reset input port - Сброс входного сигнала off (по умолчанию) | on

Зависимости

Enable initial state input port - Входной сигнал начального состояния Off (по умолчанию) | On

Зависимости

Enable final state output port - Конечный выходной сигнал состояния Off (по умолчанию) | On

Зависимости

Примеры моделей

Сверточные кодовые и пунктирные потоковые выборки

Алгоритмы

Эффективность

Ссылки

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Документация по Wireless HDL Toolbox

Поддержка

`data` - Входные биты данных
скаляр

`valid` - Валидность входных данных
скаляр

`reset` - Очищает внутренние состояния
скаляр

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

`ISt` - Начальное состояние в каждом начале системы координат
скаляр

`data` - Закодированные выходные данные
Вектор-столбец

`valid` - Валидность выходных выборок
скаляр

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

`FSt` - Окончательное состояние системы координат на каждом конце системы координат
скаляр

`Constraint length` - Длина ограничения блока
`7` (по умолчанию) | целое число в области значений [3, 9]

`Code generator` - Полином генерации кода
`[171 133]` (по умолчанию) | вектор восьмеричных значений

`Feedback connection` - Полином связи с обратной связью
`0` (по умолчанию) | скалярное октальное число

`Operation mode` - Режим работы
`Continuous` (по умолчанию) | `Terminated` | `Truncated`

`Enable reset input port` - Сброс входного сигнала
`off` (по умолчанию) | `on`

`Enable initial state input port` - Входной сигнал начального состояния
`Off` (по умолчанию) | `On`

`Enable final state output port` - Конечный выходной сигнал состояния
`Off` (по умолчанию) | `On`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.