Класс: hdlcoder.ReferenceDesign
Пакет: hdlcoder
Значения свойств проверок в объекте исходного проекта
validateReferenceDesignForDeepLearning
validateReferenceDesignForDeepLearning проверки, что hdlcoder.ReferenceDesign объект совместим с рабочим процессом генерации ядра процессора IP глубокого обучения.
validateReferenceDesign метод проверяет ваш hdlcoder.ReferenceDesign объект для этих требований:
Ваш исходный проект должен иметь интерфейс AXI4 Slave. Вы используете этот интерфейс, чтобы получить доступ к регистрам в ядре процессора IP глубокого обучения.
Ваш исходный проект должен иметь три Основных интерфейса AXI4 с InterfaceID значения "AXI4 Master Activation Data", "AXI4 Master Weight Data", и "AXI4 Master Debug". Ядро процессора IP глубокого обучения использует эти Основные интерфейсы AXI4, чтобы получить доступ к памяти для сетевого устройства хранения данных и промежуточных вычислений.
Ваш исходный проект должен иметь зарегистрированный пробел адреса памяти. Используйте registerDeepLearningMemoryAddressSpace указывать пробел адреса памяти. Чтобы запустить множество нейронных сетей для глубокого обучения на вашем ядре процессора IP глубокого обучения, рекомендуется указать минимум 512 Мбайт пробела адреса памяти.
Укажите целевой интерфейс для своего исходного проекта при помощи registerDeepLearningTargetInterface метод. Можно использовать зарегистрированный целевой интерфейс, чтобы запустить нейронную сеть для глубокого обучения на сгенерированном ядре процессора IP глубокого обучения при помощи MATLAB® и dlhdl.Workflow объект.
