CORDIC является акронимом для Координатного Компьютера Вращения. Основанный на вращении алгоритм CORDIC Givens является одним из самых эффективных оборудованием алгоритмов, доступных, потому что это требует только итеративных операций shift-add (см. Ссылки). Алгоритм CORDIC избавляет от необходимости явные множители.

Блок автоматически определяет количество итераций, niters, алгоритм CORDIC выполняет на основе типа данных входа.

Блок Hyperbolic Tangent HDL Optimized поддерживает генерацию HDL-кода для данных фиксированной точки с масштабированием двоичной точки. Это спроектировано с этим приложением в памяти и использует оборудование определенная семантика и оптимизация. Одна из этой оптимизации является разделением ресурсов.

При развертывании сложных алгоритмов в FPGA или устройства ASIC, часто существует компромисс между использованием ресурсов и общей пропускной способностью для данного расчета. Полностью конвейерные и параллелизированные алгоритмы имеют самую большую пропускную способность, но они являются часто слишком интенсивно использующими ресурсы, чтобы развернуться на физических устройствах. Путем реализации планирования логики вокруг одной или нескольких базовых вычислительных схем возможно снова использовать ресурсы в течение расчета. Результатом является реализация с намного меньшим местом, за счет уменьшаемой общей пропускной способности. Это часто - приемлемый компромисс, когда совместно использованные проекты ресурса могут все еще удовлетворить полные требования задержки.

Все ключевые вычислительные модули в блоке Hyperbolic Tangent HDL Optimized снова используются в жизненном цикле расчета. Это включает не, только схема CORDIC раньше выполняла вращения Givens, но также и сумматоры и множители, используемые для обновления углов. Это сохраняет и DSP и ресурсы матрицы при развертывании к устройствам ASIC или FPGA.

Блок Hyperbolic Tangent HDL Optimized принимает данные, когда ready, выход высок, указывая, что блок готов начать новый расчет. Чтобы отправить входные данные в блок, сигнал validIn должен утверждаться. Если блок успешно укажет входное значение, то это будет de-assert готовый сигнал, и пользователь должен затем ожидать, пока сигнал, как не утверждается, снова отправляет новый вход. Этот протокол получен в итоге в следующей схеме волны. Отметьте, как первый допустимый вход с блоком отбрасывается, потому что блок не был готов принять входные данные.

Когда блок закончит расчет и будет готов отправить выход, это будет утверждать validOut для одного такта. Затем ready будет утверждаться, указывая, что блок готов принять новое входное значение.