HDL FIFO
Последовательность хранилищ входных выборок в методе "первым пришел - первым вышел" (FIFO) регистр
- Библиотека:
HDL Coder / RAM HDL
Описание
Блок HDL FIFO хранит последовательность входных выборок в методе "первым пришел - первым вышел" (FIFO) регистр. Данные, записанные сначала в регистр FIFO, выходят сначала. Реализация блока напоминает модуль FIFO в аппаратных платформах в терминах функциональности и поведения.
Блок HDL FIFO использует блок Simple Dual Port RAM внутренне. Можно использовать блок HDL FIFO, чтобы сгенерировать HDL-код, который сопоставляет с RAM в большей части FPGAs.
Порты
Входной параметр
Вывод
Параметры
Алгоритмы
Операция записи FIFO
Этот рисунок отображает операцию записи FIFO. Входной порт Push действует как разрешать сигнал для операции записи. Этот сигнал обозначается сигналом write_en на рисунке.
Когда сигналом write_en является 0, блок не записывает данные к FIFO, и флаг empty утверждается.
Когда write_en становится 1, блок продвигает сигнал din во входном порту In в конец регистра FIFO в следующем временном шаге. Сигнал Num указывает на количество элементов данных в регистре FIFO. Каждый раз вы записываете данные в FIFO, шаг сигнала Num 1. На временном шаге 12, write_en является 1. На следующем временном шаге 13, данные записаны в FIFO. сигнал Num постепенно увеличивается 1 и флаг empty является de-asserted.
Этот FIFO использует размер регистра по умолчанию 10. Когда сигнал Num становится равным Register size на временном шаге 49, сигнал Full утверждается. После того, как сигнал Full становится 1, при попытке записать больше записей в FIFO, блок генерирует предупреждение.
Классическая операция чтения FIFO
Этот рисунок отображает операцию чтения FIFO. Входной порт Pop действует как разрешать сигнал для операции чтения. Этот сигнал обозначается сигналом read_en на рисунке.
Когда сигналом read_en является 0, блоком выход dout является 0. Когда сигнал read_en становится 1 на временном шаге 50, сигнал dout выводит самую старую запись в FIFO в следующем временном шаге 51. Флаг Full является de-asserted и декрементами сигнала Num 1 запуск с временного шага 51 когда вы считываете данные из FIFO.
Когда сигнал Num становится равным 0, сигнал Empty утверждается. После того, как сигнал Empty становится 0, при попытке считать больше записей из FIFO, блок генерирует предупреждение.
Операция чтения FIFO FWFT
Этот рисунок отображает операцию чтения FIFO. Входной порт Pop действует как разрешать сигнал для операции чтения. Этот сигнал обозначается сигналом read_en на рисунке.
По умолчанию HDL FIFO работает в Classic режим. Можно также использовать режим первого слова проваливается (FWFT) для FIFO. В диалоговом окне Block Parameters задайте Mode как FWFT.
В FWFT режим, операция записи работает таким же образом Classic режим. FWFT режим отличается от Classic режим, когда вы выполняете операцию чтения. В Classic режим, после того, как вы помещаете запрос чтения или вводите 1 к порту Pop данные становятся доступными в FIFO выход за следующий такт. В FWFT режим, первое слово вы пишете в падения FIFO до выхода, и доступно в выходном сигнале Out.
На рисунке, хотя read-en становится 1 на временном шаге 50, FIFO считал первое слово dout на временном шаге 15. Можно использовать эту возможность предусмотреть и видеть первое слово, которое было записано в FIFO.