Используя Trigger Signals и Scalarization и тестовую точку параметры генерации порта DUT

Эта страница описывает параметры, которые находятся во вкладке HDL Code Generation> Global Settings> Ports диалогового окна Configuration Parameters.

Используйте триггерный сигнал в качестве часов

Эта установка является параметром во вкладке HDL Code Generation> Global Settings> Ports диалогового окна Configuration Parameters.

Настройки

Значение по умолчанию: Off

On

Для триггируемых подсистем используйте триггерный входной сигнал в качестве часов в сгенерированном HDL-коде. Убедитесь, что установка Clock edge в диалоговом окне Configuration Parameters совпадает с Trigger type блока Trigger в триггируемой подсистеме.

Off

Для триггируемых подсистем не используйте триггерный входной сигнал в качестве часов в сгенерированном HDL-коде.

Информация о командной строке

Свойство: TriggerAsClock
Ввод: символьный вектор
Значение: 'on' | 'off'
Значение по умолчанию: 'off'

Чтобы установить это свойство, используйте функции hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте функцию hdlget_param.

Например, чтобы сгенерировать HDL-код, который использует триггерный сигнал в качестве часов для триггируемых подсистем в sfir_fixed/symmetric_fir Подсистема DUT, используйте любой из этих методов:

  • Передайте свойство в качестве аргумента к makehdl функция.

    makehdl ('sfir_fixed/symmetric_sfir','TriggerAsClock','on')
  • Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdl.

    hdlset_param('sfir_fixed','TriggerAsClock','on')
    makehdl('sfir_fixed/symmetric_fir')

Включите генерацию порта HDL DUT для настраиваемых параметров

Отключите эту установку, чтобы предотвратить создание входных портов DUT для настраиваемых параметров в сгенерированном HDL-коде.

Настройки

Значение по умолчанию: On

On

Генератор кода создает входные порты DUT для сигналов настраиваемых параметров в сгенерированном HDL-коде.

Off

Генератор кода сохраняет настраиваемые параметры и не создает входные порты DUT в сгенерированном HDL-коде. Выбор off мог ускорить генерацию кода.

Информация о командной строке

Свойство: GenDUTPortForTunableParam
Ввод: символьный вектор
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Чтобы установить это свойство, используйте функции hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте функцию hdlget_param.

Например, после того, как вы определяете сигналы как настраиваемые параметры для sfir_fixed/symmetric_fir Подсистема DUT, чтобы сгенерировать входные порты DUT в HDL-коде, использует любой из этих методов:

  • Передайте свойство в качестве аргумента к makehdl функция.

    makehdl ('sfir_fixed/symmetric_sfir','GenDUTPortForTunableParam','on')
  • Когда вы используете hdlset_param, можно установить параметр на модели, и затем сгенерировать HDL-код при помощи makehdl.

    hdlset_param('sfir_fixed','GenDUTPortForTunableParam','on')
    makehdl('sfir_fixed/symmetric_fir')

Смотрите также

Сгенерируйте порты DUT для настраиваемых параметров

Включите генерацию порта HDL DUT для тестовых точек

Позвольте этой установке создать выходные порты DUT для сигналов тестовой точки в сгенерированном HDL-коде.

Настройки

Значение по умолчанию: Off

On

Когда вы включаете эту установку, генератор кода создает выходные порты DUT для сигналов тестовой точки в сгенерированном HDL-коде. Можно наблюдать сигналы тестовой точки и отладить проект путем соединения блока Scope с выходными портами, соответствующими этим сигналам.

Off

Когда вы отключаете эту установку, генератор кода сохраняет сигналы тестовой точки и не создает выходные порты DUT в сгенерированном HDL-коде.

Примечание

Генератор кода игнорирует эту установку, когда вы определяете тестовые точки для состояний в Stateflow® Chart.

Информация о командной строке

Свойство: EnableTestpoints
Ввод: символьный вектор
Значение: 'on' | 'off'
Значение по умолчанию: 'off'

Чтобы установить это свойство, используйте функции hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте функцию hdlget_param.

Например, после того, как вы определяете сигналы как контрольные точки для sfir_fixed/symmetric_fir Подсистема DUT, чтобы сгенерировать выходные порты DUT в HDL-коде, использует любой из этих методов:

  • Передайте свойство в качестве аргумента к makehdl функция.

    makehdl ('sfir_fixed/symmetric_sfir','EnableTestpoints','on')
  • Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdl.

    hdlset_param('sfir_fixed','EnableTestpoints','on')
    makehdl('sfir_fixed/symmetric_fir')

Смотрите также

Модель и сигналы тестовой точки отладки с HDL Coder

Порты Scalarize

Сгладьте векторные порты в структуру скалярных портов в VHDL® код.

Настройки

Значение по умолчанию: Off

On

При генерации кода для векторного порта сгенерируйте структуру скалярных портов.

Off

При генерации кода для векторного порта сгенерируйте определение типа и объявление порта для векторного порта.

dutlevel

При генерации кода для векторного порта сгенерируйте структуру скалярных портов для векторных портов, которые являются только на уровне DUT. Подсистема DUT не должна быть в верхнем уровне вашей модели.

Зависимость

Эта опция включена, когда выходной язык (заданный опцией Language ) является VHDL.

Информация о командной строке

Свойство: ScalarizePorts
Ввод: символьный вектор
Значение: 'on' | 'off' | 'dutlevel'
Значение по умолчанию: 'off'

Чтобы установить это свойство, используйте функции hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте функцию hdlget_param.

Смотрите также

Scalarization векторных портов в сгенерированном коде VHDL

Для просмотра документации необходимо авторизоваться на сайте