развернуть все
Параметры, отображенные в разделе Hardware Information, отражают ваши выборы, когда вы сгенерировали блок FIL Simulation из подсистемы. Эти параметры являются информационными только.
Connection: или Ethernet или PCI Express®. Некоторые платы могут использовать только один тип подключения или другой; с другими платами у вас может быть опция использования любой связи. Вы конфигурируете MAC address и IP address платы, когда вы генерируете блок.
Board: делать и модель платы FPGA. Для поддерживаемых плат смотрите Поддерживаемые Устройства FPGA для Верификации FPGA.
FPGA part: идентификационный номер Чипа.
FPGA project file: местоположение файла проекта FPGA сгенерировано для вашего проекта.
Чтобы загрузить сгенерированный файл программирования FPGA на FPGA, установите параметры в FPGA Programming File. Этот шаг требуется, прежде чем можно будет запустить симуляцию FIL. Смотрите, что Загрузка Программирует Файл на FPGA.
Чтобы сконфигурировать параметры скорости передачи данных, установите опции в группе Runtime Options.
На панели Signal Attributes можно сконфигурировать Sample time и Data type для каждого выходного порта. Направление и битная ширина сигналов, и шаг расчета и тип данных входных портов, являются информационными только.
Файл программирования FPGA
File name — Местоположение программирования файла
строка
Местоположение файла программирования FPGA сгенерировано для вашего проекта. Чтобы загрузить этот проект к FPGA для симуляции, нажмите Load.
Overclocking factor — Частота дискретизации FPGA относительно часов Simulink
1 (значение по умолчанию) | целое число
Отношение тактовой частоты FPGA к тактовой частоте Simulink. Выборки часов FPGA вводят к FPGA это много раз в течение каждого такта Simulink.
Output frame size — Объем данных возвращен в Simulink
Inherit: auto (значение по умолчанию)
Выходные сигналы возвращены как Output frame size-by-1 вектор-столбцы. Увеличение формата кадра может ускорить вашу симуляцию путем сокращения коммуникационного времени между Simulink и платой FPGA.
Отметьте эти ограничения на формат кадра:
Размер входного кадра должен быть целочисленным кратным выходной формат кадра.
Выходной формат кадра должен быть меньше размера входного кадра.
Размер входного кадра и выходной формат кадра не могут варьироваться в процессе моделирования.
Sample Time — Шаг расчета каждого порта
Inherit: Inherit via internal rule (значение по умолчанию)
Явным образом установите шаги расчета для выходных сигналов или используйте Inherit: Inherit via internal rule. Внутреннее правило состоит в том, чтобы установить выходные шаги расчета на входной базовый шаг расчета, разделенный на масштабный коэффициент.
Data type — Тип данных каждого порта
fixdt(0,N,0) (значение по умолчанию) | выражение типа данных
Как Simulink интерпретирует биты в выходном сигнале FPGA. Можно явным образом установить типы выходных данных, использовать немасштабированный и тип без знака по умолчанию или задать Inherit: auto наследовать тип данных от контекста.
