Введите тактовую частоту в виде скаляра. В системе PLL порт clk in соединяется с выходным портом блока VCO.

Типы данных: double

Отношение выхода, чтобы ввести тактовую частоту, описанную как скалярное целое число.

Типы данных: double

Выведите тактовую частоту, описанную как скаляр. В системе PLL порт clk out соединяется с входным портом обратной связи блока PFD. Выход в порте clk out является квадратной последовательностью импульсов 1-вольтовой амплитуды.

Типы данных: double

Выберите, чтобы включить увеличенный buffer size в процессе моделирования. Это увеличивает buffer size Logic Decision в блоке Single Modulus Prescaler. По умолчанию эта опция является невыбранной.

Количество отсчетов буферизации ввода, доступной в процессе моделирования в виде положительного целочисленного скаляра. Это устанавливает buffer size Logic Decision в блоке Single Modulus Prescaler.

Выбор различного решателя симуляции или выборка стратегий могут измениться, количество входных выборок должно было произвести точную выходную выборку. Установите Buffer size на достаточно большое значение так, чтобы входной буфер содержал все входные требуемые выборки.

Зависимости

Этот параметр только доступен, когда опция Enable increased buffer size выбрана в диалоговом окне Block Parameters.

Программируемое использование