Backlash

Поведение модели системы с игрой

Библиотека:
Simulink / Разрывы
HDL Coder / Разрывы

Описание

Блок Backlash реализует систему, в которой изменение во входе вызывает равное изменение в выходе, кроме тех случаев, когда вход изменяет направление. Когда вход изменяет направление, начальное изменение во входе не оказывает влияния на выход. Объем игры от одной стороны к другой в системе упоминается как мертвая зона. Мертвая зона сосредоточена о выходе. Этот рисунок показывает начальное состояние с шириной мертвой зоны по умолчанию 1 и начальным выходом 0.

Система с игрой может быть в одном из трех режимов.

Режим	Входной параметр	Вывод
Разъединенный	В зоне мертвой зоны.	Остается постоянным.
Занятое положительное направление	Вне зоны мертвой зоны и увеличения.	Равняется входу минус половина ширины мертвой зоны.
Занятый - отрицательное направление	Вне зоны мертвой зоны и уменьшения.	Равняется входу плюс половина ширины мертвой зоны.

Начальное значение выходного параметра задает начальный центр зоны мертвой зоны.

Эта таблица показывает выходные значения, когда начальные условия: Deadband width = 2 и Initial output = 5.

Выходное значение	Условие
5	4 <= вход <= 6
введите + 1	введите <4
введите - 1	введите> 6

Например, можно использовать блок Backlash, чтобы смоделировать запутывающие из двух механизмов. Ввод и вывод является оба валами с механизмом на одном конце, и входной вал управляет выходным валом. Дополнительное пространство между зубами механизма вводит игру. Ширина этого интервала является параметром ширины Мертвой зоны. Если система расцеплена первоначально, Начальный выходной параметр задает выход.

Эти фигуры иллюстрируют операцию, когда начальный вход в мертвой зоне, и система начинается в разъединенном режиме.

Когда вход увеличивает и достигает конца мертвой зоны, это начинает выход. Выход остается в своем предыдущем значении.

После того, как вход начинает выход, выходные изменения то же самым значением как вход.

Если вход инвертирует направление, он расцепляет от выхода. Выход остается постоянным, пока вход не достигает конца мертвой зоны и участвует снова.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр | вектор

Входной сигнал к алгоритму обратной реакции. Значение этого сигнала или в мертвой зоне или в привлечении выхода в положительном или отрицательном направлении.

Вывод

развернуть все

`Port_1` — Выходной сигнал
скаляр | вектор

Выходной сигнал после алгоритма обратной реакции применяется к входному сигналу. Когда вход находится в мертвой зоне, затем выход остается неизменным. Если вход занят выходом, то выход изменяет равную сумму как вход.

Параметры

развернуть все

`Deadband width` — Задайте ширину мертвой зоны
1 (значение по умолчанию) | скаляр | вектор

Задайте размер зоны мертвой зоны, сосредоточенной на выходном значении. Когда входной сигнал в мертвой зоне, затем изменение во входе не вызывает изменение в выходе. Когда входной сигнал находится вне мертвой зоны, затем выход изменяет равную сумму как вход.

Программируемое использование

Параметры блоков: BacklashWidth

Ввод: символьный вектор

Значения: действительный скаляр или вектор

Значение по умолчанию: '1'

`Initial output` — Задайте начальное выходное значение
0 (значений по умолчанию) | скаляр | вектор

Задайте начальный центр зоны мертвой зоны. Если начальное входное значение находится в зоне мертвой зоны, то выходное значение равно Initial output. Если начальное входное значение находится вне зоны мертвой зоны, то выходным значением является Initial output плюс или минус половина deadzone ширины.

Программируемое использование

Параметры блоков: InitialOutput

Ввод: символьный вектор

Значения: действительный скаляр или вектор

Значение по умолчанию: '0'

`Input processing` — Задайте выборку - или основанная на системе координат обработка
`Elements as channels (sample based)` (значение по умолчанию) | `Columns as channels (frame based)`

Задайте, выполняет ли блок выборку - или основанная на системе координат обработка:

Columns as channels (frame based) — Обработайте каждый столбец входа как отдельный канал (основанная на системе координат обработка).
Примечание
Основанная на системе координат обработка требует лицензии DSP System Toolbox™.
Для получения дополнительной информации смотрите Выборку - и Основанные на системе координат Концепции (DSP System Toolbox).
Elements as channels (sample based) — Обработайте каждый элемент входа как отдельный канал (основанная на выборке обработка).

Используйте Input processing, чтобы задать, выполняет ли блок выборку - или основанная на системе координат обработка. Для получения дополнительной информации об этих двух режимах обработки, смотрите Выборку - и Основанные на системе координат Концепции (DSP System Toolbox).

Программируемое использование

Параметры блоков: InputProcessing

Ввод: символьный вектор

Значения: 'Columns as channels (frame based)' | 'Elements as channels (sample based)'

Значение по умолчанию: 'Elements as channels (sample based)'

`Enable zero-crossing detection` — Включите обнаружение пересечения нулем
`on` (значение по умолчанию) | Boolean

Выберите, чтобы включить обнаружение пересечения нулем. Для получения дополнительной информации смотрите Обнаружение Пересечения нулем.

Программируемое использование

Параметры блоков: ZeroCross

Ввод: вектор символов, строка

Значения: 'off' | 'on'

Значение по умолчанию: 'on'

Примеры модели

Просмотрите обратную реакцию Выход на Sine wave

Эффект блока Backlash на синусоиде с помощью параметров по умолчанию.

Открыть скрипт

Характеристики блока

Типы данных	`double` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`yes`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Сгенерированный код использует memcpy или memset функция (string.h) в определенных обстоятельствах.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Deadband width и параметры Initial output поддерживают только скалярные значения.

Документация

Backlash

Описание

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр | вектор

Вывод

`Port_1` — Выходной сигнал
скаляр | вектор

Параметры

`Deadband width` — Задайте ширину мертвой зоны
1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

`Initial output` — Задайте начальное выходное значение
0 (значений по умолчанию) | скаляр | вектор

Программируемое использование

`Input processing` — Задайте выборку - или основанная на системе координат обработка
`Elements as channels (sample based)` (значение по умолчанию) | `Columns as channels (frame based)`

Программируемое использование

`Enable zero-crossing detection` — Включите обнаружение пересечения нулем
`on` (значение по умолчанию) | Boolean

Программируемое использование

Примеры модели

Просмотрите обратную реакцию Выход на Sine wave

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Документация Simulink

Поддержка

Документация

Backlash

Описание

Порты

Входной параметр

Port_1 — Входной сигнал скаляр | вектор

Вывод

Port_1 — Выходной сигнал скаляр | вектор

Параметры

Deadband width — Задайте ширину мертвой зоны1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

Initial output — Задайте начальное выходное значение 0 (значений по умолчанию) | скаляр | вектор

Программируемое использование

Input processing — Задайте выборку - или основанная на системе координат обработка Elements as channels (sample based) (значение по умолчанию) | Columns as channels (frame based)

Программируемое использование

Enable zero-crossing detection — Включите обнаружение пересечения нулем on (значение по умолчанию) | Boolean

Программируемое использование

Примеры модели

Просмотрите обратную реакцию Выход на Sine wave

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр | вектор

`Port_1` — Выходной сигнал
скаляр | вектор

`Deadband width` — Задайте ширину мертвой зоны
1 (значение по умолчанию) | скаляр | вектор

`Initial output` — Задайте начальное выходное значение
0 (значений по умолчанию) | скаляр | вектор

`Input processing` — Задайте выборку - или основанная на системе координат обработка
`Elements as channels (sample based)` (значение по умолчанию) | `Columns as channels (frame based)`

`Enable zero-crossing detection` — Включите обнаружение пересечения нулем
`on` (значение по умолчанию) | Boolean

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.