Simulink® Design Verifier™ поддерживает поиск ошибок проектирования, генерацию тестов и свойство, доказывающее для моделей экспорта функций. Программное обеспечение создает модель планировщика, которая вызывает модели экспорта функций, и затем выполняет анализ модели планировщика. Модель планировщика вызывает вызовы функции на основе набора шагов расчета и приоритетов в топ-модели. По умолчанию программное обеспечение сохраняет модель планировщика в <current_folder>\sldv_output\<model_name>\<model_name>_SldvScheduler.slx. Можно анализировать модели экспорта функций с периодическими и апериодическими группами вызова функции. Если модель состоит из апериодического вызова функции или глобального Вызова функции Simulink, планировщик имеет дополнительный порт, названный FcnTriggerPort. Для получения дополнительной информации см. Обзор Моделей Экспорта функций.
Эти темы покрывают примеры, которые объясняют периодическую подсистему вызова функций и глобальную Функцию Simulink, которую можно использовать в качестве выполнимого сервера AUTOSAR.
Simulink Design Verifier не поддерживает:
Модели, которые включают экспорты функций с несколькими инициаторами вызова функции.
Блоки модели маскированные тот экспорт Функциональные блоки Simulink.
Ограниченный по объему Simulink функционирует в моделях экспорта функций.