Vision HDL Toolbox™ обеспечивает библиотеки блоков и Системных объектов та генерация HDL-кода поддержки. Чтобы сгенерировать HDL-код из этих проектов, у вас должна быть лицензия HDL Coder. HDL Coder также позволяет вам сгенерировать скрипты и испытательные стенды для использования со сторонними симуляторами HDL.
Если у вас есть лицензия HDL Verifier, можно использовать FPGA в функции цикла, чтобы моделировать проект HDL на плате FPGA. Блоки на этой странице обеспечивают улучшения КПД для потоковой передачи пиксельных данных через Simulink® к интерфейсу платы FPGA. HDL Verifier также позволяет cosimulate модель Simulink с проектом HDL, запускающимся в стороннем средстве моделирования.
| FIL Frame To Pixels | Преобразуйте основанное на системе координат видео в пиксельный поток для FPGA в цикле |
| FIL Pixels To Frame | Преобразуйте пиксельный поток от FPGA в цикле к основанному на системе координат видео |
visionhdlsetup | Настройте параметры модели для генерации HDL-кода для потокового видео |
Генерация HDL-кода от Vision HDL Toolbox
Сгенерируйте HDL-код из MATLAB® код и модели Simulink.
Козимулэйт проектирует в MATLAB или Simulink со сторонними симуляторами HDL.
Верификация проекта в реальном времени с FPGAs.
Моделируйте алгоритмы визуализации для находящегося в Zynq оборудования
Моделируйте проекты Vision HDL Toolbox на Zynq® платы с помощью пакетов поддержки.
Можно смоделировать функции использующего внешней памяти от Пакета поддержки Vision HDL Toolbox для Xilinx® Находящееся в Zynq оборудование или SoC Blockset™.
