dlhdl.ProcessorConfig class

Пакет: dlhdl

Сконфигурируйте пользовательский процессор глубокого обучения

Описание

Используйте dlhdl.ProcessorConfig класс, чтобы сконфигурировать пользовательский процессор, который затем передается dlhdl.buildProcessor класс, чтобы сгенерировать пользовательский процессор глубокого обучения.

Создание

dlhdl.ProcessorConfig класс создает пользовательский объект настройки процессора, который можно использовать, чтобы задать параметры процессора. Параметры процессора затем используются dlhdl.buildProcessor класс, чтобы создать и сгенерировать код для вашего пользовательского процессора глубокого обучения.

dlhdl.ProcessorConfig(Name,Value) создает пользовательский объект настройки процессора, с дополнительными опциями, заданными одними или несколькими аргументами name-value.

Свойства

развернуть все

Свойства уровня системы

`SynthesisTool` — Имя инструмента Synthesis
'Xilinx Vivado' (значение по умолчанию) | 'Altera Куарт II' | 'Xilinx ISE' | вектор символов

Инструмент Synthesis называет в виде вектора символов.

Пример: Xilinx Vivado

`SynthesisToolChipFamily` — Имя серии ИС инструмента Synthesis
'Ультрашкала Zynq + (значение по умолчанию) | 'Artix7' | 'Kintex7' | 'Ультрашкала Kintex +' | 'Spartan7' | 'Virtex7' | 'Ультрашкала Virtex +' | 'Zynq' | 'Arria 10' | 'Аррия V ГЗ' | 'Циклон 10 GX' | 'Stratix 10' | 'Stratix V' | вектор символов

Задайте имя серии ИС целевого устройства как вектор символов

Пример: 'Zynq'

`TargetFrequency` — Целевая частота в МГц
200 (значений по умолчанию) | целое число

Задайте частоту требуемой платы в МГц.

Пример: 220

`TargetPlatform` — Имя требуемой платы
'Ультрашкала Xilinx Zynq + Оценочный комплект MPSoC ZCU 102' (значение по умолчанию) | 'Типовой Процессор Глубокого обучения' | 'комплект разработчика Altera Arria 10 SoC ' | 'оценочный комплект Xilinx Zynq ZC706 ' | вектор символов

Задайте имя требуемой платы как вектор символов.

Пример: 'Xilinx Zynq ZC706 evaluation kit'

`Bitstream` — Имя потока битов
'arria10soc_single' | 'arria10soc_int8' | 'zc706_single' | 'zc706_int8' | 'zcu102_single' | 'zcu102_int8'

Задайте имя потока битов, настройка процессора которого должна быть получена как вектор символов.

Пример: 'Передайте поток битов', 'zcu102_single'

Свойства верхнего уровня

`RunTimeControl` — Установка режима ядра процессора IP глубокого обучения
'регистр' (значение по умолчанию) | 'порт' | вектор символов

Режим ядра процессора IP глубокого обучения в виде вектора символов. Чтобы использовать режим сверхкадра устанавливает RunTimeControl к 'register'. Чтобы использовать потоковый режим, установите RunTimeControl к 'port'.

Пример: 'register

`InputDataInterface` — Входной интерфейс ядра процессора IP глубокого обучения
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

Задайте входную опцию интерфейса ядра процессора IP глубокого обучения как вектор символов

Пример: 'External Memory'

`OutputDataInterface` — Ядро процессора IP глубокого обучения выходной интерфейс
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

Задайте ядро процессора IP глубокого обучения выходная опция интерфейса как вектор символов

Пример: 'External Memory'

`ProcessorDataType` — Тип данных модуля ядра процессора IP глубокого обучения
'одно (значение по умолчанию) | 'int8' | 'половина' | вектор символов

Задайте тип данных модуля ядра процессора IP глубокого обучения как вектор символов.

Пример: 'single'

Обработка модуля conv Свойства

`ModuleGeneration` — Включите или отключите генерацию модуля свертки как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

Используйте этот параметр, чтобы управлять генерацией модуля свертки как часть настройки процессора глубокого обучения.

`LRNBlockGeneration` — Включите или отключите генерацию блока локальной нормализации ответа (LRN) как часть модуля свертки настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

Используйте этот параметр, чтобы управлять генерацией блока LRN как часть модуля свертки настройки процессора глубокого обучения.

`ConvThreadNumber` — Количество параллельных потоков ядра процессора свертки
16 (значений по умолчанию) | 4 | 9 | 16 | 25 | 36 | 64 | 256 | беззнаковое целое

Этот параметр является количеством параллельных 3х3 потоков ядра свертки, которые являются частью conv модуль в dlhdl.ProcessorConfig объект.

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

Этот параметр является 3D матричным входным размером изображения представления, ограниченным conv модуль размер BRAM в dlhdl.ProcessorConfig объект.

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

Этот параметр является 3D матрицей, представляющей размер выходного изображения, ограниченный conv модуль размер BRAM в dlhdl.ProcessorConfig объект.

`FeatureSizeLimit` — Максимальный размер элемента ввода и вывода
2 048 (значений по умолчанию) | положительное целое число

Этот параметр является положительным целым числом, представляющим максимальный размер элемента ввода и вывода как часть conv модуль в dlhdl.ProcessorConfig объект.

Обработка модуля fc Свойства

`ModuleGeneration` — Включите или отключите полностью соединенную генерацию модуля как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

Используйте этот параметр, чтобы управлять генерацией полностью связанного модуля как часть настройки процессора глубокого обучения.

`SoftmaxBlockGeneration` — Включите или отключите генерацию блока Softmax как часть полностью связанного модуля настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

Используйте этот параметр, чтобы управлять генерацией блока Softmax как часть полностью связанного модуля настройки процессора глубокого обучения. Когда вы устанавливаете это свойство на off, слой Softmax все еще реализован в программном обеспечении.

`FCThreadNumber` — Количество параллели полностью соединило (ФК) потоки MAC
4 (значения по умолчанию) | 4 | 8 | 16 | 32 | 64 | беззнаковое целое

Этот параметр является количеством параллельных потоков MAC ФК, которые являются частью fc модуль в dlhdl.ProcessorConfig объект.

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
25 088 (значений по умолчанию) | беззнаковое целое

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный fc модуль размер BRAM в dlhdl.ProcessorConfig объект.

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
4 096 (значений по умолчанию) | беззнаковое целое

Обработка модуля adder Свойства

`ModuleGeneration` — Включите или отключите генерацию модуля сумматора как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

Используйте этот параметр, чтобы управлять генерацией модуля сумматора как часть настройки процессора глубокого обучения.

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный adder модуль размер BRAM в dlhdl.ProcessorConfig объект.

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

Методы

развернуть все

Открытые методы

`getModuleProperty`	Используйте `getModuleProperty` метод, чтобы получить значения свойств модуля в `dlhdl.ProcessorConfig` объект
`setModuleProperty`	Используйте `setModuleProperty` метод, чтобы установить свойства модулей в `dlhdl.ProcessorConfig` объект
`estimatePerformance`	Получите задержки уровня слоя и эффективность при помощи `estimatePerformance` метод
`estimateResources`	Возвратите оцененные ресурсы, используемые пользовательской настройкой потока битов
`optimizeConfigurationForNetwork`	Получите оптимизированную сетевую специфичную настройку процессора глубокого обучения

Примеры

Создайте `ProcessorConfig` Объект

Создайте пользовательскую настройку процессора. Сохраните ProcessorConfig возразите против hPC.

hPC = dlhdl.ProcessorConfig

Результат:

hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

Изменение свойств `ProcessorConfig` Объект

Измените TargetPlatform, SynthesisTool, и TargetFrequency свойства hPC.

hPC.TargetPlatform = 'Xilinx Zynq ZC706 evaluation kit';
>> hPC.SynthesisTool = 'Xilinx Vivado';
>> hPC.TargetFrequency = 180;
hPC

Результат:

hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq ZC706 evaluation kit'
                             TargetFrequency: 180
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq'
                     SynthesisToolDeviceName: 'xc7z045'
                    SynthesisToolPackageName: 'ffg900'
                     SynthesisToolSpeedValue: '-2'

Получите `ProcessorConfig` объект для `zcu102_single` поток битов

Получите ProcessorConfig объект для zcu102_single передайте поток битов и храните объект в hPC.

hPC = dlhdl.ProcessorConfig('Bitstream','zcu102_single')

Результат:

hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 220
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

Установите `ProcessorConfig` тип данных объектного модуля к `int8`

Создайте пользовательскую настройку процессора. Сохраните ProcessorConfig возразите против hPC.

hPC = dlhdl.ProcessorConfig

Измените ProcessorDataType к int8.

hPC.ProcessorDataType = 'int8'

Результат:

hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'int8'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

Документация

dlhdl.ProcessorConfig class

Описание

Создание

Свойства

`SynthesisTool` — Имя инструмента Synthesis
'Xilinx Vivado' (значение по умолчанию) | 'Altera Куарт II' | 'Xilinx ISE' | вектор символов

`TargetFrequency` — Целевая частота в МГц
200 (значений по умолчанию) | целое число

`Bitstream` — Имя потока битов
'arria10soc_single' | 'arria10soc_int8' | 'zc706_single' | 'zc706_int8' | 'zcu102_single' | 'zcu102_int8'

`RunTimeControl` — Установка режима ядра процессора IP глубокого обучения
'регистр' (значение по умолчанию) | 'порт' | вектор символов

`InputDataInterface` — Входной интерфейс ядра процессора IP глубокого обучения
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

`OutputDataInterface` — Ядро процессора IP глубокого обучения выходной интерфейс
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

`ProcessorDataType` — Тип данных модуля ядра процессора IP глубокого обучения
'одно (значение по умолчанию) | 'int8' | 'половина' | вектор символов

`ModuleGeneration` — Включите или отключите генерацию модуля свертки как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

`ConvThreadNumber` — Количество параллельных потоков ядра процессора свертки
16 (значений по умолчанию) | 4 | 9 | 16 | 25 | 36 | 64 | 256 | беззнаковое целое

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

`FeatureSizeLimit` — Максимальный размер элемента ввода и вывода
2 048 (значений по умолчанию) | положительное целое число

`FCThreadNumber` — Количество параллели полностью соединило (ФК) потоки MAC
4 (значения по умолчанию) | 4 | 8 | 16 | 32 | 64 | беззнаковое целое

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
25 088 (значений по умолчанию) | беззнаковое целое

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
4 096 (значений по умолчанию) | беззнаковое целое

`ModuleGeneration` — Включите или отключите генерацию модуля сумматора как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

Методы

Открытые методы

Примеры

Создайте `ProcessorConfig` Объект

Изменение свойств `ProcessorConfig` Объект

Получите `ProcessorConfig` объект для `zcu102_single` поток битов

Установите `ProcessorConfig` тип данных объектного модуля к `int8`

Смотрите также

Функции

Классы

Темы

Документация Deep Learning HDL Toolbox

Поддержка

Документация

dlhdl.ProcessorConfig class

Описание

Создание

Свойства

SynthesisTool — Имя инструмента Synthesis 'Xilinx Vivado' (значение по умолчанию) | 'Altera Куарт II' | 'Xilinx ISE' | вектор символов

TargetFrequency — Целевая частота в МГц 200 (значений по умолчанию) | целое число

Bitstream — Имя потока битов 'arria10soc_single' | 'arria10soc_int8' | 'zc706_single' | 'zc706_int8' | 'zcu102_single' | 'zcu102_int8'

RunTimeControl — Установка режима ядра процессора IP глубокого обучения 'регистр' (значение по умолчанию) | 'порт' | вектор символов

InputDataInterface — Входной интерфейс ядра процессора IP глубокого обучения 'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

OutputDataInterface — Ядро процессора IP глубокого обучения выходной интерфейс 'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

ProcessorDataType — Тип данных модуля ядра процессора IP глубокого обучения 'одно (значение по умолчанию) | 'int8' | 'половина' | вектор символов

ModuleGeneration — Включите или отключите генерацию модуля свертки как часть настройки процессора глубокого обучения 'on' (значение по умолчанию) | 'off' | вектор символов

ConvThreadNumber — Количество параллельных потоков ядра процессора свертки 16 (значений по умолчанию) | 4 | 9 | 16 | 25 | 36 | 64 | 256 | беззнаковое целое

InputMemorySize — Блок данных кэша RAM (BRAM) размеры [227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

OutputMemorySize — Блок данных кэша RAM (BRAM) размеры [227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

FeatureSizeLimit — Максимальный размер элемента ввода и вывода 2 048 (значений по умолчанию) | положительное целое число

FCThreadNumber — Количество параллели полностью соединило (ФК) потоки MAC 4 (значения по умолчанию) | 4 | 8 | 16 | 32 | 64 | беззнаковое целое

InputMemorySize — Блок данных кэша RAM (BRAM) размеры 25 088 (значений по умолчанию) | беззнаковое целое

OutputMemorySize — Блок данных кэша RAM (BRAM) размеры 4 096 (значений по умолчанию) | беззнаковое целое

ModuleGeneration — Включите или отключите генерацию модуля сумматора как часть настройки процессора глубокого обучения 'on' (значение по умолчанию) | 'off' | вектор символов

InputMemorySize — Блок данных кэша RAM (BRAM) размеры 40 (значений по умолчанию) | беззнаковое целое

OutputMemorySize — Блок данных кэша RAM (BRAM) размеры 40 (значений по умолчанию) | беззнаковое целое

Методы

Открытые методы

Примеры

Создайте ProcessorConfig Объект

Изменение свойств ProcessorConfig Объект

Получите ProcessorConfig объект для zcu102_single поток битов

Установите ProcessorConfig тип данных объектного модуля к int8

Смотрите также

Функции

Классы

Темы

Документация Deep Learning HDL Toolbox

Поддержка

`SynthesisTool` — Имя инструмента Synthesis
'Xilinx Vivado' (значение по умолчанию) | 'Altera Куарт II' | 'Xilinx ISE' | вектор символов

`TargetFrequency` — Целевая частота в МГц
200 (значений по умолчанию) | целое число

`Bitstream` — Имя потока битов
'arria10soc_single' | 'arria10soc_int8' | 'zc706_single' | 'zc706_int8' | 'zcu102_single' | 'zcu102_int8'

`RunTimeControl` — Установка режима ядра процессора IP глубокого обучения
'регистр' (значение по умолчанию) | 'порт' | вектор символов

`InputDataInterface` — Входной интерфейс ядра процессора IP глубокого обучения
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

`OutputDataInterface` — Ядро процессора IP глубокого обучения выходной интерфейс
'Внешняя память' (значение по умолчанию) | 'Ни один' | вектор символов

`ProcessorDataType` — Тип данных модуля ядра процессора IP глубокого обучения
'одно (значение по умолчанию) | 'int8' | 'половина' | вектор символов

`ModuleGeneration` — Включите или отключите генерацию модуля свертки как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

`ConvThreadNumber` — Количество параллельных потоков ядра процессора свертки
16 (значений по умолчанию) | 4 | 9 | 16 | 25 | 36 | 64 | 256 | беззнаковое целое

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
[227 227 3] (значение по умолчанию) | 3D положительный целочисленный массив

`FeatureSizeLimit` — Максимальный размер элемента ввода и вывода
2 048 (значений по умолчанию) | положительное целое число

`FCThreadNumber` — Количество параллели полностью соединило (ФК) потоки MAC
4 (значения по умолчанию) | 4 | 8 | 16 | 32 | 64 | беззнаковое целое

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
25 088 (значений по умолчанию) | беззнаковое целое

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
4 096 (значений по умолчанию) | беззнаковое целое

`ModuleGeneration` — Включите или отключите генерацию модуля сумматора как часть настройки процессора глубокого обучения
'on' (значение по умолчанию) | 'off' | вектор символов

`InputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

`OutputMemorySize` — Блок данных кэша RAM (BRAM) размеры
40 (значений по умолчанию) | беззнаковое целое

Создайте `ProcessorConfig` Объект

Изменение свойств `ProcessorConfig` Объект

Получите `ProcessorConfig` объект для `zcu102_single` поток битов

Установите `ProcessorConfig` тип данных объектного модуля к `int8`