Универсальная методология верификации (UVM) поддерживает настраиваемые параметры в сгенерированных компонентах SystemVerilog несколькими способами.
Создайте параметр SystemVerilog с помощью методологии настраиваемого параметра компонента DPI. Для получения дополнительной информации об использовании настраиваемых параметров в компонентах DPI смотрите Параметр Усиления Мелодии В процессе моделирования.
Параметрируйте подсистему последовательности, чтобы создать ограниченный случайный стимул. Для получения дополнительной информации о настраиваемых параметрах в подсистеме последовательности, смотрите Настраиваемые параметры в Подсистеме Последовательности.
Обобщите табло для различных проверок сценария без потребности регенерировать файлы UVM. Для получения дополнительной информации о настраиваемых параметрах в подсистеме табло, смотрите Настраиваемые параметры в Подсистеме Табло.
Чтобы узнать больше о генерации компонента UVM, см. Обзор Генерации Компонента UVM.